[发明专利]用于flash型可编程逻辑器件的数据读写控制电路

说明书

本发明公开了一种用于flash型可编程逻辑器件的数据读写控制电路，涉及可编程逻辑器件领域，该数据读写控制电路在进行数据写入时，数据选择模块选通配置数据通道将配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出相应的配置数据，数据读写控制电路在进行数据回写时，通过回读控制模块将输出控制模块的输出端的配置数据传输到数据修调模块进行数据修调得到修调后配置数据，数据选择模块选通回写数据通道将修调后配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出，该数据读写控制电路能够实现稳定的数据配置和数据回写，不占用额外的寄存器单元，实现灵活，适用于大规模可编程器件。

技术领域

本发明涉及可编程逻辑器件领域，尤其是一种用于flash型可编程逻辑器件的数据读写控制电路。

背景技术

可编程逻辑器件基于重复配置的存储技术设计，可以通过重新下载编程完成电路的修改，具有开发周期短、成本低、风险小、便于电子系统维护和升级等优点，因此成为了集成电路芯片的主流。

现有的可编程逻辑器件的配置存储器架构如图1所示，主要包括读写控制电路、数据移位寄存器DSR、地址译码器ASR、存储单元FlashCell构成的存储阵列，由于其分布广、遍布整个芯片，具体的级联级数和芯片容量大小有关。在清零阶段，所有的存储单元FlashCell输出为0，在配置数据阶段，读写控制电路配置比特流加载到数据移位寄存器DSR，通过地址译码器ASR再配置到存储单元FlashCell，现有的读写控制电路主要实现存储功能基本配置的功能，功能较为单一，而现有许多复杂的集成电路芯片在芯片复位后需要加载配置信息，或者在工作状态中重新加载指定的配置信息，目前的配置存储器中的读写控制电路难以满足这种功能需求。

发明内容

本发明人针对上述问题及技术需求，提出了一种用于flash型可编程逻辑器件的数据读写控制电路，本发明的技术方案如下：

一种用于flash型可编程逻辑器件的数据读写控制电路，该数据读写控制电路包括数据选择模块、数据锁存模块、数据驱动模块、回读控制模块和数据修调模块，数据选择模块包括配置数据通道和回写数据通道，配置数据通道的输入端作为数据读写控制电路的数据端获取配置数据，配置数据通道的输出端与回写数据通道的输出端相连并连接数据锁存模块的输入端，数据锁存模块的输出端连接数据驱动模块的输入端，数据驱动模块的输出端作为数据读写控制电路的输出端连接flash存储单元，数据驱动模块的输出端还通过回读控制模块连接数据修调模块的输入端，数据修调模块的输出端连接回写数据通道的输入端；

数据读写控制电路在进行数据写入时，数据选择模块选通配置数据通道将配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出相应的配置数据并写入flash存储单元；

数据读写控制电路在进行数据回写时，通过回读控制模块将输出控制模块的输出端的配置数据传输到数据修调模块进行数据修调得到修调后配置数据，数据选择模块选通回写数据通道将修调后配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出并写入flash存储单元。

本发明的有益技术效果是：

本申请公开了一种用于flash型可编程逻辑器件的数据读写控制电路，该数据读写控制电路能够实现稳定的数据配置、数据回写和数据校验，除了可以实现常规的存储功能基本配置，还可以根据用户应用要求，实现配置数据写入和配置数据校验的功能，不占用额外的寄存器单元，实现灵活，适用于大规模可编程器件。

附图说明

图1是现有的可编程逻辑器件的配置存储器架构图。

图2是本申请公开的数据读写控制电路的一个实施例的电路图。

图3是本申请公开的数据读写控制电路在另一个实施例中包含的数据校验模块的电路图。

图4是本申请公开的数据读写控制电路进行数据写入时的部分信号波形示意图。