[发明专利]用于flash型可编程逻辑器件的数据读写控制电路

权利要求书

1.一种用于flash型可编程逻辑器件的数据读写控制电路，其特征在于，所述数据读写控制电路包括数据选择模块、数据锁存模块、数据驱动模块、回读控制模块和数据修调模块，所述数据选择模块包括配置数据通道和回写数据通道，所述配置数据通道的输入端作为所述数据读写控制电路的数据端获取配置数据，所述配置数据通道的输出端与所述回写数据通道的输出端相连并连接所述数据锁存模块的输入端，所述数据锁存模块的输出端连接所述数据驱动模块的输入端，所述数据驱动模块的输出端作为所述数据读写控制电路的输出端连接flash存储单元，所述数据驱动模块的输出端还通过所述回读控制模块连接所述数据修调模块的输入端，所述数据修调模块的输出端连接所述回写数据通道的输入端；

所述数据读写控制电路在进行数据写入时，所述数据选择模块选通所述配置数据通道将配置数据写入所述数据锁存模块中进行锁存，再通过所述数据驱动模块输出相应的配置数据并写入flash存储单元；

所述数据读写控制电路在进行数据回写时，通过所述回读控制模块将所述输出控制模块的输出端的配置数据传输到所述数据修调模块进行数据修调得到修调后配置数据，所述数据选择模块选通所述回写数据通道将修调后配置数据写入所述数据锁存模块中进行锁存，再通过所述数据驱动模块输出并写入flash存储单元。

2.根据权利要求1所述的数据读写控制电路，其特征在于，所述数据读写控制电路还包括数据校验模块，所述数据校验模块连接所述数据锁存模块获取配置数据以及修调后配置数据进行比较并输出校验结果。

3.根据权利要求2所述的数据读写控制电路，其特征在于，所述数据锁存模块包括相连的第一级锁存器和第二级锁存器，所述第一级锁存器连接所述数据选择模块，所述第二级锁存器连接所述数据驱动模块，两级锁存器均连接所述数据校验模块；

在所述数据读写控制电路在进行数据写入时，所述数据选择模块选通所述配置数据通道将配置数据锁存到所述数据锁存模块的第一级锁存器后，再将所述第一级锁存器中的配置数据锁存到第二级锁存器，所述数据驱动模块将所述第二级锁存器锁存的配置数据输出；

所述数据读写控制电路在进行数据回写时，所述数据锁存模块的第二级锁存器保持锁存配置数据，所述数据选择模块选通所述回写数据通道将修调后配置数据锁存到所述数据锁存模块的第一级锁存器；

所述第一级锁存器中的修调后配置数据以及所述第二级锁存器中的配置数据传输到所述数据校验模块进行比较。

4.根据权利要求3所述的数据读写控制电路，其特征在于，所述数据锁存模块包括反向连接的第二反相器和第一反相器构成的第一级锁存器，以及反向连接的第四反相器和第三反相器构成的第二级锁存器，其中：

所述第二反相器的输出端与所述第一反相器的输入端相连并连接至第五NMOS管的漏极，所述第五NMOS管的栅极受控于第零控制信号，所述第五NMOS管的源极连接第十五NMOS管的漏极，所述第十五NMOS管的源极接地，所述第十五NMOS管的栅极作为所述数据锁存模块的输入端；所述第二反相器的输入端连接所述第一反相器的输出端并连接至第六NMOS管的漏极，所述第六NMOS管的源极接地，所述第六NMOS管的栅极受控于第一复位信号；

所述第四反相器的输出端与所述第三反相器的输入端相连并连接至第零PMOS管的漏极，所述第零PMOS管的源极连接工作电源、栅极受控于第二复位信号，所述第四反相器的输入端连接所述第三反相器的输出端并作为所述数据锁存模块的输出端；

所述第四反相器的输出端还连接第三PMOS管的漏极，所述第三PMOS管的源极连接第一PMOS管的漏极，所述第三PMOS管的栅极连接所述第二反相器的输出端，所述第三PMOS管的源极连接所述工作电源，的栅极受控于回写锁存信号，所述第四反相器的输入端连接第四PMOS管的漏极，所述第四PMOS管的源极连接第二PMOS管的漏极，所述第四PMOS管的栅极连接所述第一反相器的输出端，所述第二PMOS管的源极连接所述工作电源，所述第二PMOS管的栅极受控于写入锁存信号。