[发明专利]用于抑制CMOS图像传感器中的浮动扩散结泄漏的隔离结构

说明书

本申请案涉及一种用于抑制CMOS图像传感器中的浮动扩散结泄漏的隔离结构。提供一种像素阵列，其解决像素单元的浮动扩散区处或附近的泄漏电流。所述像素阵列包含沟槽隔离结构的布置，包含将所述像素阵列的晶体管沟道区与像素区(例如，光电二极管)隔离的前侧深沟槽隔离结构及前侧浅沟槽隔离结构两者。实例实施例还包含在像素晶体管区下面延伸以使所述像素晶体管区的P阱区“浮动”的深(N)掺杂阱。

技术领域

本公开大体上涉及图像传感器，且特定来说但非排他地，涉及旨在抑制浮动扩散结泄漏的图像传感器，例如高动态范围(HDR)图像传感器。

背景技术

CMOS图像传感器(CIS)已经变得无处不在。其广泛用于数码相机、蜂窝电话、安全摄像机以及医疗、汽车及其它应用。典型的图像传感器响应于从外部场景反射的图像光入射在所述图像传感器上而操作。图像传感器包含具有光敏元件(例如，光电二极管)的像素阵列，所述光敏元件吸收入射图像光的一部分且在吸收图像光之后产生图像电荷。可将像素中的每一者的图像电荷测量为每一光敏元件的输出电压，所述输出电压随着入射图像光而变化。换句话说，所产生的图像电荷量与图像光的强度成比例，所述图像电荷用于产生表示外部场景的数字图像(即，图像数据)。

典型的图像传感器操作如下。来自外部场景的图像光入射在图像传感器上。图像传感器包含多个光敏元件使得每一光敏元件吸收入射图像光的一部分。包含在图像传感器中的光敏元件，例如光电二极管，在吸收图像光之后各自产生图像电荷。所产生的图像电荷量与图像光的强度成比例。所产生的图像电荷可用于产生表示外部场景的图像。

尤其是随着对更高分辨率及更低功率消耗的持续需求，用于图像传感器的集成电路(IC)技术不断地改进。此类改进常常涉及按比例缩小装置的几何尺寸以实现更低制造成本、更高装置集成密度、更高速度及更好性能。

但是，随着图像传感器的小型化的进展，图像传感器架构内的缺陷变得更容易显现且可降低图像的图像质量。例如，图像传感器的某些区内的过剩电流泄漏可能引起高的暗电流、传感器噪声、白色像素缺陷等。这些缺陷可使来自图像传感器的图像质量显著劣化，这可能导致降低的良率及更高的生产成本。

高动态范围(HDR)图像传感器可提出其它挑战。例如，一些HDR图像传感器布局不具有空间效率且难以小型化为更小节距以实现更高分辨率。另外，由于许多此类HDR图像传感器的非对称布局，减小像素的大小及节距以实现高分辨率图像传感器会导致串扰或其它不想要的副作用，例如随着节距减小而可能出现在这些图像传感器中的对角耀斑。

发明内容

本公开的一方面提供一种具有第一端及第二端的像素阵列，其中所述像素阵列包括：半导体衬底，其具有前侧及背侧；多个像素单元，其形成在所述半导体衬底中且布置成矩阵，所述多个像素单元包括邻近所述第一端的像素单元的第一行、邻近所述第二端的像素单元的最后一行，及安置在像素单元的所述第一行与所述最后一行之间的像素单元的多个中间行，每一像素单元包括具有至少一个光敏元件的像素区及像素晶体管区；前侧深沟槽隔离结构，其延伸到所述半导体衬底的所述前侧中达第一深度；及前侧浅沟槽隔离结构，其延伸到所述半导体衬底的所述前侧中达第二深度，其中所述第二深度小于所述第一深度；其中所述前侧深沟槽隔离结构包含邻近所述像素阵列的所述第一端安置在像素单元的第一行上方的第一深沟槽隔离结构、邻近所述像素阵列的所述第二端安置在像素单元的所述最后一行下方的第二深沟槽隔离结构，及安置在从像素单元的所述第一行到像素单元的所述最后一行的每一像素单元的所述像素晶体管区与像素区之间的多个第三深沟槽隔离结构；其中所述前侧浅沟槽隔离结构定位在像素单元的所述中间行中的邻近像素单元的所述像素区之间，且定位在像素单元的所述中间行中的邻近像素单元的所述像素晶体管区之间。