[发明专利]一种三路Doherty射频功率放大器

说明书

本发明公开了一种三路Doherty射频功率放大器，其包括功率分配器、主放大器、效率峰值放大器、线性峰值放大器、移相网络以及相应的输出匹配网路；输出匹配网络包括视频带宽增强网络和合路阻抗匹配网络，其中，主放大器的输出端与效率峰值放大器的输出端通过合路阻抗匹配网络中的第一π型CLC网络连接，效率峰值放大器的输出端和线性峰值放大器的输出端通过第二π型CLC网络连接；视频带宽增强网络包括在主放大器输出端与地之间依次串接的第一电感和第一电容，第一电感与主放大器的输出电容形成一谐振网络，至少用于补偿合路阻抗匹配网络中相应的匹配电容。本发明解决了三路Doherty射频功率放大器的可实现性问题，并可改善其数字预失真友好度。

技术领域

本发明涉及一种三路Doherty射频功率放大器，属于无线通信领域。

背景技术

现有的一种三路Doherty射频功率放大器的电路结构如图1所示，合路器中的两段90度传输线通过π型CLC网络实现，并且每一路放大器各自的漏极输出电容C_{ds_M}、和均被吸收进合路器中。具体来说，主放大器和效率峰值放大器之间通过C_{ds_M}、C_m、L_s1和部分来形成所需的传输线，而效率峰值放大器和线性峰值放大器之间通过部分C_p1、L_s2、和C_p2来形成所需的传输线。

然而，随着5G的演进，上述架构在实际应用中的缺陷逐步浮现出来，具体包括以下几个方面：首先，集成Doherty放大器已被用于实现具有中等输出功率的放大器，如10-50W，频率为2-4GHz。然而，在未来如MIMO系统中微站，微微站，毫微站等应用中，功率放大器需要在更高的频率如3.5GHz处，输出较小的平均功率，如2W。当所需要的输出功率降低时，晶体管的尺寸同样也需要降低以保持合适的效率，尤其是3路应用中主放大器的尺寸进一步缩小，因此，呈现给晶体管的最佳阻抗将会上升。比如，使用28V LDMOS晶体管在3.5GHz输出一个2W的功率，其在饱和状态下的最佳阻抗Z_{low_m}大约为150欧姆，据此可以算出L_s1所需要的电感值约为7nH，这里存在可实现性的问题。一方面，大电感如果通过螺旋电感集成在半导体片上，电感的品质因数很差，尤其是集成在硅衬底上时，会导致效率严重恶化；另一方面，完全使用键合线去实现高电感值的可行性也很差，还会带来耦合振荡的隐患。其次，是关于π型CLC网络所需要的电容值。尤其是主放大器所需要的电容值会小于主放大器自身的实际输出电容。例如，使用28V LDMOS晶体管在3.5GHz获得一个2W的输出功率，晶体管自身的输出电容为0.43pF，然而形成π型CLC网络所需要的电容值为0.29pF，这里同样会引入可实现性的问题。最后，5G场景下普遍使用数字预失真技术对功率放大器进行线性化。初始信号的射频带宽已经超过200MHz，经过数字预失真的实际信号带宽可以很轻易的超过600MHz，这对功率放大器的数字预失真友好度提出了很高的挑战。良好的数字预失真友好度需要合适的基带阻抗匹配，在图1中，该放大器的偏置电路采用一段四分之一波长微带线实现，该结构在射频上可以起到很好的开路效果，在不影响匹配的基础上实现馈电作用，但是同时在基带呈现为非常大的电感，对放大器的输出电容会形成一个低频的谐振结构，不利于宽带调制信号的数字预失真校正。

发明内容

本发明的主要目的在于提供一种三路Doherty射频功率放大器，以解决现有技术存在的问题。

为实现前述发明目的，本发明采用如下技术方案：

本发明实施例提供了一种三路Doherty射频功率放大器，其包括：功率分配器、主放大器、效率峰值放大器、线性峰值放大器、移相网络以及相应的输出匹配网路；待放大的输入信号经所述功率分配器分别输入到主放大器、效率峰值放大器和线性峰值放大器中，并最终流向负载阻抗，所述主放大器的输入端与功率分配器的第一输出端电连接，所述效率峰值放大器的输入端与功率分配器的第二输出端经第一移相网络电连接，所述线性峰值放大器的输入端与功率分配器的第三输出端经第二移相网络电连接；所述输出匹配网络包括视频带宽增强网络和合路阻抗匹配网络，其中，