[发明专利]内存控制器的读取校准方法、计算机装置和可读存储介质

说明书

本发明提供一种内存控制器的读取校准方法、计算机装置和可读存储介质，读取校准方包括，分别采用不同的VREF电平、DQSB信号的延时、DQS信号的延时，得到可用延时范围DRAB，并在其内找到最大的一组{DRAm，DRBm}，将DRAm和DRBm对应的优选VREF电平设定为VREFm，如DRAm不等于DRBm，则再对CK占空比的DT值进行调整，直到DRAm等于DRBm，得到最佳的DTn、VREFmn、DRAmn和DRBmn，完成所有校准步骤，后续的数据读取可根据上述的最佳值，利用最好的占空比校准效果和最大的采样裕度，对内存颗粒的数据进行读取操作。

技术领域

本发明涉及DDR内存控制器技术领域，尤其涉及一种DDR内存控制器的读取校准方法、计算机装置和可读存储介质。

背景技术

在DDR内存控制器的接收电路中，颗粒发送的数据信号(DQ)会与内部参考判决电平(VREF)进行比较，判决出“1”(DQ＞VREF)或者“0”(DQ＜VREF)，再由颗粒发送的数据采样信号(DQS/DQSB)对判决后的结果进行采样，继而得到输入数据。

由于DDR数据传输采用上升沿和下降沿同时采样的架构，因此所传输的DQ和DQS/DQSB信号占空比误差会严重影响数据采样窗口大小，容易导致数据采错，在数据传输过程中，如下几种情况可能存在占空比误差，影响数据采样的准确度：

1.颗粒输出的DQ存在占空比误差；

2.颗粒输出的DQS/DQSB存在占空比误差；

3.内部参考判决电平选取不合理，导致判决结果出现占空比误差。

以上三种情况，均可能会导致DQ的采样裕度减小，造成数据接收错误。

发明内容

本发明的第一目的是提供一种降低输入DQ的占空比误差和提高DQ的采样裕度的DDR内存控制器的读取校准方法。

本发明的第二目的是提供一种执行上述读取校准方法的计算机装置。

本发明的第三目的是提供一种存储有上述读取校准方法的可读存储介质。

为了实现本发明第一目的，本发明提供一种DDR内存控制器的读取校准方法，包括：

步骤1，保持VREF电平为VREFx和DQSB信号的延时为DBx，读取由内存颗粒输出的数据，采用不同的DQS信号的延时，记录与数据正确匹配的DQS信号的延时，得到DQS信号的可用延时范围DRA；

步骤2，保持VREF电平为VREFx和DQS信号的延时为DAx，读取由内存颗粒输出的数据，采用不同的DQSB信号的延时，记录与数据正确匹配的DQSB信号的延时，得到DQSB信号的可用延时范围DRB；

步骤3，采用不同的VREF电平，重复步骤1和步骤2，得到在每个VREF电平设定下所对应的DQS信号和DQSB信号的可用延时范围DRAB；

步骤4，从可用延时范围DRAB内找到最大的一组{DRAm，DRBm}，将DRAm和DRBm对应的优选VREF电平设定为VREFm；

步骤5，如DRAm大于DRBm，则将CK占空比的DT值调小，返回至步骤1并依次执行步骤1至步骤4；

步骤6，如DRAm小于DRBm，则将CK占空比的DT值调大，返回至步骤1并依次执行步骤1至步骤4；

步骤7，如DRAm等于DRBm，将当前优选的DT值设置为最优CK占空比DTn，将当前优选的VREFm设置为最优VREF电平VREFmn，将当前优选的DRAm设置为最优DQS延时DRAmn，将当前优选的DRBm设置为最优DQSB延时DRBmn。