[发明专利]内存控制器的读取校准方法、计算机装置和可读存储介质

权利要求书

1.DDR内存控制器的读取校准方法，其特征在于，包括：

步骤1，保持VREF电平为VREFx和DQSB信号的延时为DBx，读取由内存颗粒输出的数据，采用不同的DQS信号的延时，记录与数据正确匹配的所述DQS信号的延时，得到所述DQS信号的可用延时范围DRA；

步骤2，保持所述VREF电平为VREFx和DQS信号的延时为DAx，读取由内存颗粒输出的数据，采用不同的所述DQSB信号的延时，记录与数据正确匹配的所述DQSB信号的延时，得到所述DQSB信号的可用延时范围DRB；

步骤3，采用不同的所述VREF电平，重复所述步骤1和所述步骤2，得到在每个所述VREF电平设定下所对应的所述DQS信号和所述DQSB信号的可用延时范围DRAB；

步骤4，从所述可用延时范围DRAB内找到最大的一组{DRAm，DRBm}，将所述DRAm和所述DRBm对应的优选VREF电平设定为VREFm；

步骤5，如所述DRAm大于所述DRBm，则将CK占空比的DT值调小，返回至所述步骤1并依次执行所述步骤1至所述步骤4；

步骤6，如所述DRAm小于所述DRBm，则将CK占空比的DT值调大，返回至所述步骤1并依次执行所述步骤1至所述步骤4；

步骤7，如所述DRAm等于所述DRBm，将当前优选的DT值设置为最优CK占空比DTn，将当前优选的VREFm设置为最优VREF电平VREFmn，将当前优选的DRAm设置为最优DQS延时DRAmn，将当前优选的DRBm设置为最优DQSB延时DRBmn。

2.根据权利要求1所述的读取校准方法，其特征在于：

在执行所述步骤1之前，所述读取校准方法还包括：

预设所述VREF电平为VREFx，预设DQS信号的延时为DAx，预设DQSB信号的延时为DBx，读取由内存颗粒输出的数据，如数据正确，则执行所述步骤1。

3.根据权利要求1所述的读取校准方法，其特征在于：

在执行所述步骤1之前，所述读取校准方法还包括：

向内存颗粒写入测试数据。

4.根据权利要求1至3任一项所述的读取校准方法，其特征在于：

所述DQS信号的延时预设有{DA1，DA2，…，DAn}。

5.根据权利要求1至3任一项所述的读取校准方法，其特征在于：

所述DQSB信号的延时预设有{DB1，DB2，…，DBn}。

6.根据权利要求1至3任一项所述的读取校准方法，其特征在于：

所述VREF电平预设有{VREF1，VREF2，…，VREFn}。

7.计算机装置，其特征在于，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1至6中任一项所述读取校准方法的步骤。

8.可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述读取校准方法的步骤。