[发明专利]晶体管阵列及其制造方法、半导体器件及其制造方法

说明书

本公开提供一种晶体管阵列及其制造方法、半导体器件及其制造方法，晶体管阵列制造方法包括：提供晶圆；沿第一方向，从晶圆第一面部分刻蚀晶圆，形成网格状刻蚀沟槽和晶体管柱阵列；晶体管柱阵列包括呈阵列排布的多个晶体管柱，晶体管柱的第一预设厚度小于晶圆初始厚度；在网格状刻蚀沟槽中沉积绝缘材料，形成包围晶体管柱的绝缘层；刻蚀绝缘层，显露晶体管柱在第二方向上相对的第一侧壁和第二侧壁；在第一侧壁和第二侧壁上依次形成栅极氧化层和栅极；在晶体管柱的第一端形成源极；在晶体管柱的第二端形成漏极；第一端和第二端为晶体管柱在第一方向上相反端；源极与漏极间的晶体管柱构成晶体管的沟道区。

技术领域

本公开涉及半导体技术领域，涉及但不限于一种晶体管阵列及其制造方法、半导体器件及其制造方法。

背景技术

晶体管在电子设备中被广泛地用作开关器件或驱动装置。例如，晶体管可以用于动态随机存储器(Dynamic Random Access Memory，DRAM)中，用于控制每一存储单元中的电容。

相关技术中，晶体管主要包括平面晶体管和填埋式沟道晶体管，然而不论是平面晶体管还是填埋式沟道晶体管，其源极(Source，S)和漏极(Drain，D)均位于栅极(Gate，G)的水平两侧，这种结构下源极和漏极分别占用了不同的位置，使得晶体管的面积较大。另外，在存储器件中，晶体管的源极和漏极形成后会分别连接不同的结构，当源极和漏极位于栅极的水平两侧时，容易导致存储器内部的电路布线复杂，制造工艺难度大。

发明内容

有鉴于此，本公开实施例提供一种晶体管阵列及其制造方法、半导体器件及其制造方法。

第一方面，本公开实施例提供一种晶体管阵列的制造方法，包括：

提供一晶圆；

沿第一方向，从所述晶圆的第一面对所述晶圆进行部分刻蚀，形成网格状刻蚀沟槽和晶体管柱阵列；其中，所述晶体管柱阵列包括呈阵列排布的多个晶体管柱，所述晶体管柱的第一预设厚度小于所述晶圆的初始厚度；所述第一方向为所述晶圆的厚度方向，所述第一面垂直于第一方向；

在所述网格状刻蚀沟槽中沉积绝缘材料，形成包围每一所述晶体管柱的绝缘层；

刻蚀所述绝缘层，以显露每一所述晶体管柱在第二方向上相对的第一侧壁和第二侧壁；所述第二方向垂直于所述第一方向；

在所述第一侧壁和所述第二侧壁上依次形成栅极氧化层和栅极；

在所述晶体管柱的第一端，形成源极；

在所述晶体管柱的第二端，形成漏极；其中，所述第一端和所述第二端分别为所述晶体管柱在第一方向上相对的两端；所述源极和所述漏极之间的晶体管柱构成所述晶体管的沟道区。

在一些实施例中，所述刻蚀所述绝缘层，以显露每一所述晶体管柱在第二方向上相对的第一侧壁和第二侧壁，包括：

分别以所述晶体管柱在第二方向上相对的第一边缘位置和第二边缘位置为刻蚀起点，沿所述第一方向，对所述绝缘层进行部分刻蚀处理，去除在第二方向具有预设尺寸，且在所述第一方向上具有第二预设厚度的所述绝缘层，形成多个沿所述第二方向并列排布的所述刻蚀凹槽；

其中，每一所述刻蚀凹槽对应显露沿第三方向并列排布的多个所述晶体管柱的侧壁，所述第三方向和所述第二方向所在的平面垂直于所述第一方向，所述第三方向和所述第二方向相交；所述预设尺寸小于相邻两个所述晶体管柱在所述第二方向上的间距；所述第二预设厚度小于或等于所述第一预设厚度。

在一些实施例中，所述在所述第一侧壁和所述第二侧壁上依次形成栅极氧化层和栅极，包括：

通过原位氧化的方式，在所述第一侧壁和所述第二侧壁上形成所述栅极氧化层；

在形成有所述栅极氧化层的所述刻蚀凹槽中沉积导电材料，形成导电层；