[发明专利]半导体器件、其数据生成方法及其控制方法

说明书

本公开涉及半导体器件、用于半导体器件的数据生成方法，以及控制半导体的方法。一种半导体器件包括：并行输出多个权重数据的本地存储器；对应于多个权重数据的多个乘积和运算单元；多个单位选择器，该多个单位选择器对应于乘积和运算单元，被并行提供有多个输入数据，根据多个附加信息从所提供的多个输入数据中选择一个输入数据，每个附加信息指示利用对应乘积和运算单元计算器待被计算的输入数据在输入数据中的位置，并且输出所选择的输入数据。多个乘积和运算单元中的每个乘积和运算单元在以下项之间执行乘积和运算：多个权重数据中的彼此不同的权重数据与从对应单位选择器输出的输入数据。

相关申请的交叉引用

本申请要求于2020年7月2日提交的日本专利申请号2020-114592的优先权，其内容通过引用并入本文。

背景技术

本发明涉及一种半导体器件、用于该半导体器件的数据生成方法以及控制该半导体器件的方法，例如，执行诸如深度学习处理等算术处理的半导体器件、用于该半导体器件的数据生成方法以及控制该半导体器件的方法。

下面列出了所公开的技术。

[专利文献1]日本未审查专利申请公开号2019-219753。

例如，专利文献1公开了一种执行诸如深度学习处理等大规模算术处理的半导体器件。该专利文献1例如在图1中公开了用于执行深度学习处理所需要的算术处理的并行算术单元(121)。

发明内容

在专利文献1中，如其图10所示，数据从本地存储器(122)被提供给并行算术单元(121)，并且并行算术单元(121)并行执行乘积和运算。即，以SIMD(单指令多数据)类型执行处理。本发明的发明人研究了在利用专利文献1中公开的技术的情况下减少处理时间。

图28是示出本发明的发明人研究的作为比较示例的并行算术电路的配置的框图。此外，图29是示出图28所示的并行算术电路的操作的图。

在图28中，附图标记mem_a至mem_n表示本地存储器，并且附图标记mul表示乘法器。此外，附图标记AD_a至AD_n表示执行加法和累加的计算单元。如果以本地存储器mem_a为例进行说明，则从本地存储器mem_a输出的权重数据A、B、C被提供给对应乘法器mul，并且通过对应乘法器mul与输入数据a、b、c相乘。相应相乘结果被提供给对应计算单元AD_a并且相加。在输入数据和权重数据变化的情况下，通过重复上述操作，执行输入数据和权重数据的乘积和运算，并且可以执行如图29所示的矩阵运算。

采用如上所述的配置使得可以减少乘积和运算的处理时间。但是，存在如下问题：需要从相应本地存储器mem_a至mem_n中基本同时地读取多个权重数据a、b、c。此外，问题在于，执行8位宽度运算的乘法器的数目增加，并且占用(独占)区域增加。

根据一个实施例的一种半导体器件如下。

即，一种半导体器件包括：

并行输出多个第一数据的存储器；

对应于多个第一数据的多个乘积和运算单元；以及

多个选择器：对应于多个乘积和运算单元；被并行提供有多个第二数据；根据附加信息从所提供的多个第二数据中选择一个第二数据，该附加信息指示多个第二数据中通过对应乘积和运算单元利用一个第一数据待被计算的一个第二数据的位置；并且输出所选择的第二数据，

其中多个乘积和运算单元中的每个乘积和运算单元在以下项之间执行乘积和运算：多个第一数据中的彼此不同的第一数据与从对应选择器输出的第二数据。

本发明的其他目的和新颖特征根据本说明书和附图的描述将变得清楚。

根据一个实施例，可以提供一种能够减少处理时间的半导体器件；用于该半导体器件的数据生成方法；以及控制该半导体器件的方法。