[发明专利]差分放大电路及存储器

说明书

本发明公开了一种差分放大电路及存储器，所述差分放大电路包括：输入对管；以及反馈电路。所述反馈电路基于所述输入对管的源极电压向所述输出对管的衬底施加电压。通过在输入对管的衬底施加电压，减小输入对管的阈值电压，使得提供偏置电流的晶体管有足够的漏‑源电压而处于饱和区，避免了提供偏置电流的晶体管进入线性区导致的性能退化。

技术领域

本发明涉及模拟电路领域，尤其涉及一种差分放大电路及存储器。

背景技术

差分放大电路广泛应用在存储器的外围电路(Peripheral circuit)。差分放大电路通常包括输入对管，负载以及用于提供偏置电流的晶体管。闪存工艺中晶体管的阈值电压相比逻辑工艺高很多。在低功耗低电压应用中，过高的晶体管阈值电压限制了很多差分放大电路的使用和性能。例如，输入对管的阈值电压过高会导致提供偏置电流的晶体管的漏极到源极电压较低，提供偏置电流的晶体管进入线性区，导致偏置电流降低，影响差分放大电路的性能。

发明内容

本发明实施例提供了一种差分放大电路及存储器，以解决闪存芯片中输入对管的阈值电压过高导致的偏置电流晶体管进入线性区的问题。

根据本发明的一方面，本发明提供一种差分放大电路，所述差分放大电路包括：输入对管；以及反馈电路，所述反馈电路基于所述输入对管的源极电压向所述输出对管的衬底施加电压。

进一步地，所述输入对管为NMOS晶体管，在所述输入对管的源极电压低于第一预设值时，所述反馈电路向所述输入对管的衬底施加正电压。

进一步地，所述输入对管为PMOS晶体管，在所述输入对管的源极电压低于所述预设值时，所述反馈电路向所述输入对管的衬底施加正电压。

进一步地，所述输入对管为PMOS晶体管，在所述输入对管的源极电压高于第二预设值时，所述反馈电路向所述输入对管的衬底施加正电压。

进一步地，所述输入对管为NMOS晶体管，所述反馈电路包括比较器和源跟随器，所述源跟随器包括NMOS晶体管和电流源，所述NMOS晶体管和所述电流源串联在电压端和地之间，所述电压端用于提供第一电压，所述NMOS晶体管的漏极连接所述电压端，所述NMOS晶体管的栅极连接比较器的输出端，所述NMOS晶体管的源极连接所述输入对管的衬底。所述第一电压为0.4V。

进一步地，所述反馈电路还包括与绝对温度互补电压产生电路，用于向所述比较器的输入端提供大小为所述第一预设值的电压。

进一步地，所述输入对管为PMOS晶体管，所述反馈电路包括比较器和源跟随器，所述源跟随器包括PMOS晶体管和电流源，所述PMOS晶体管和所述电流源串联在电压端和电源之间，所述电压端用于提供第二电压，所述PMOS晶体管的漏极连接所述电压端，所述PMOS晶体管的栅极连接比较器的输出端，所述PMOS晶体管的源极连接所述输入对管的衬底。所述第二电压低于电源电压0.4V。

进一步地，所述反馈电路还包括与绝对温度互补电压产生电路，用于向所述比较器的输入端提供大小为所述第二预设值的电压。

根据本发明的另一方面，本发明提供一种存储器，所述存储器包括本发明任一实施例所述的差分放大电路。

通过在输入对管的衬底施加电压，减小输入对管的阈值电压，使得提供偏置电流的晶体管有足够的漏-源电压而处于饱和区，避免了提供偏置电流的晶体管进入线性区导致的性能退化。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

图1为本发明实施例一提供的一种差分放大电路的电路图。

图2为本发明实施例提供的一种比较器的电路图。

图3为本发明实施例提供的N型MOS管的结构示意图。