[发明专利]基于FPGA实现的多通道信号预处理系统及方法

说明书

本发明属于数字信号处理领域，公开了一种基于FPGA实现的多通道信号预处理系统及方法，首先AD配置模块产生控制信号完成对8片AD芯片的配置，配置后AD芯片开始工作，将差分时钟和差分数据信号分别发送给FPGA中的AD时钟模块和AD数据模块，AD时钟模块将差分时钟转换单端时钟并送给AD数据模块，AD数据模块将差分数据信号转换为单通道数据信号，输出32通道数据给数字下变频模块做DDC处理，然后将处理结果送给光纤发送模块，通过光纤发送给下一级信号处理单元，该系统结构简单，其预处理方法能够解决现有数据采集系统存在的多通道采样数据不同步的问题，实现大规模多通道信号的数据采集，并通过数字下变频模块降低数据率。

技术领域

本发明涉及数字信号处理领域，具体涉及一种基于FPGA实现的多通道信号预处理系统及方法，适用于接收多通道雷达回波且实时性高、数据量大的设计。

背景技术

随着现代电子技术的应用和发展，越来越多的电子应用由模拟系统向数字系统转变，模数转换(A/D转换)的多路扩展、高精度、低成本、实时性显著等特点在模数转换中越来越重要，在实际工程应用中，要求数据采集系统具备实时处理、高速率、多通道和系统稳定等特点。多通道同步高速数据采集系统在很多场合都有着广泛的应用，是数字信号处理中必不可少的前期环节，而通道间的同步性往往是数据采集系统中的关键部分。在硬件方面，因为印刷电路板设计(PCB设计)、加工、处理过程和测试环境等的差异，无法使多个通道之间的信号完全同步，而硬件设计过程一般是不可逆的，加工完成之后不能再进行调整。

目前的雷达接收单元中，AD的采样速率最高可达几个Gsps，多通道、高速率的数据的并行处理，对后边的信号处理器提出了很高要求。FPGA运行速度在几百兆左右，无法实时处理如此高速的数据流，且存储数据后再进行分析处理无法满足实时处理的要求。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种基于FPGA实现的多通道信号预处理系统及方法，该系统结构简单，其预处理方法能够解决现有数据采集系统存在的多通道采样数据不同步的问题，实现大规模多通道信号的数据采集，并通过数字下变频模块降低数据率。

本发明的技术思路为：首先AD配置模块产生控制信号完成对8片AD芯片的配置，配置后AD芯片开始工作，将差分时钟和差分数据信号分别发送给FPGA中的AD时钟模块和AD数据模块。AD时钟模块将差分时钟转换单端时钟并送给AD数据模块，在AD数据模块中完成差分数据信号到单通道数据信号的转换，输出32通道数据给数字下变频模块做DDC处理，然后将处理结果送给光纤发送模块，通过光纤发送给下一级信号处理单元。本设计中雷达有4种工作模式，不同模式下数字下变频处理的参数会有差异。上位机通过串口下发工作模式信息，经串口接收与发送模块解析后送给参数选择模块，由该模块选择对应的参数给数字下变频模块。同时串口接收与发送模块会将一些状态信息通过串口上报给上位机。

为了达到上述目的，本发明采用以下技术方案予以实现。

(一)基于FPGA实现的多通道信号预处理系统，包括：AD芯片、FPGA和上位机；其中，所述FPGA包含AD配置模块、AD时钟模块、AD数据模块、数字下变频模块、串口接收与发送模块、参数选择模块和光纤发送模块；

所述AD配置模块的信号输出端与所述AD芯片的控制端电连接；

所述AD芯片的时钟信号输出端与所述AD时钟模块的信号输入端电连接；所述AD芯片的数据信号输出端与所述AD数据模块的第一信号输入端电连接；所述AD时钟模块的信号输出端与所述AD数据模块的第二信号输入端电连接；

所述AD数据模块的信号输出端与所述数字下变频模块的第一信号输入端电连接；

所述上位机与所述串口接收与发送模块双向电连接，所述串口接收与发送模块的信号输出端与所述参数选择模块的信号输入端电连接，所述参数选择模块的信号输出端与所述数字下变频模块的第二信号输入端电连接；