[发明专利]基于RS锁存器的单片层间通孔故障检测方法

说明书

基于RS锁存器的单片层间通孔故障检测方法，属于高密度集成电路测试领域。本发明为解决现有MIV故障检测只能检测开路、短路等硬性故障，无法检测参数偏移量较小的MIV故障的问题。包括：通过有限元仿真软件建立通孔的无故障MIV标准电学模型，并对其电学参数进行调整获得参考电学模型，使其电学参数小于并无限接近无故障MIV标准电学模型的电学参数；使充满电的被测MIV与参考电学模型同时放电，采用RS锁存器与滤波器共同对被测MIV与参考电学模型的放电结束时刻进行监测，若被测MIV的放电时间小于参考电学模型的放电时间，则判定被测MIV存在故障；若被测MIV的放电时间大于或等于参考电学模型的放电时间，则判定被测MIV无故障。本发明对MIV故障可实现高精度测试。

技术领域

本发明涉及基于RS锁存器的单片层间通孔故障检测方法，属于高密度集成电路测试领域。

背景技术

随着半导体行业的快速发展，晶体管的尺寸已经开始接近技术极限。传统的二维集成电路无法通过缩小器件尺寸来提高电路性能。三维集成电路的出现很好地解决了上述难题。如今的三维集成电路主要通过硅通孔实现多个晶片的垂直互连，它具有更小的体积及更低的功耗。但是，硅通孔的体积和相邻硅通孔的间距限制了器件集成度的进一步提升，基于此，单片三维集成电路(Monolithic Three-dimensional Integrated Circuits，M3DICs)应运而生。在单片三维集成电路中，晶体管是顺序逐层加工的，这种方式降低了对晶片对准精度的要求，使得单片层间通孔(Monolithic Inter-tier Via，MIV)的尺寸大幅度减小。

与基于硅通孔的三维集成电路相比，单片三维集成电路具有更高的集成度和更优越的电学性能。然而，较高的集成密度使得芯片在键合过程中极易出现MIV故障。MIV故障将影响M3D集成电路的时序特性、降低键合后M3D电路的良产率。因此，建立高效准确的MIV故障检测方法对降低装配成品率损失、保障功能电路可靠性具有重要意义。

现阶段，国内外许多学者都展开了与MIV故障检测相关的研究。但是，现有方法只能检测开路、短路等MIV硬性故障，无法检测参数偏移量较小的MIV故障(例如MIV漏电故障)，这极大地降低了M3D集成电路的良产率。为了提高M3D集成电路的可靠性及装配良率，目前需要一种测试精度较高、可检测故障范围较广的MIV故障检测方法。

发明内容

针对现有MIV故障检测只能检测开路、短路等硬性故障，无法检测参数偏移量较小的MIV故障的问题，本发明提供一种基于RS锁存器的单片层间通孔故障检测方法。

本发明的一种基于RS锁存器的单片层间通孔故障检测方法，包括，

通过有限元仿真软件建立通孔的无故障MIV标准电学模型，并对其电学参数进行调整获得参考电学模型，使参考电学模型的电学参数小于并无限接近无故障MIV标准电学模型的电学参数；

使充满电的被测MIV与参考电学模型同时放电，采用RS锁存器与滤波器共同对被测MIV与参考电学模型的放电结束时刻进行监测，若被测MIV的放电时间小于参考电学模型的放电时间，则判定被测MIV存在故障；若被测MIV的放电时间大于参考电学模型的放电时间，则判定被测MIV无故障。

根据本发明的基于RS锁存器的单片层间通孔故障检测方法，

设置第一支路和第二支路分别连接参考电学模型和被测MIV；

第一支路包括第一非门和第二非门，

电平输入信号In经第一非门同时连接参考电学模型和第二非门；

第二支路包括第三非门和第四非门，

电平输入信号In经第三非门同时连接被测MIV和第四非门。