[发明专利]信号传输电路封装结构

说明书

本发明为一种信号传输电路封装结构，包括本体、主电路单元、多个电源针脚、多个输入针脚、多个输出针脚、多个控制针脚及多个接地针脚。主电路单元设置于本体的中央。多个电源针脚设置于本体的中央并供应电源信号给主电路单元。多个输入针脚设置于本体的第一侧边并电性连接主电路单元。多个输出针脚设置于本体的第一侧边的对边并电性连接主电路单元。多个控制针脚设置于该本体的第二侧边并电性连接主电路单元。多个接地针脚设置于本体的角落以间隔多个输入针脚、多个输出针脚与多个控制针脚。

技术领域

本发明涉及一种信号传输电路封装结构，特别涉及一种能分隔不同高速信号传输路径以避免串音干扰的信号传输电路封装结构。

背景技术

随着科技的进步，数据通讯传输速率越来越快。对于通讯设备或是数据伺服设备来说，都具有数据高速传输的需求。以现行的USB 3.0来说，USB 3.0的传输速度期望可以达到5Gbps(625MB/s)。在现有技术中，USB 3.0利用信号中继器(Repeater IC)，在高速端口上增加信号品质。然而在这种高速传输的环境下，集成电路中继器的封装结构设计就成了高速数据传输的关键要素。设计不良的中继器封装结构将产生串音干扰(Crosstalk)及信号品质下降的问题。

因此，有必要发明一种新的信号传输电路封装结构，以解决现有技术的缺失。

发明内容

本发明的主要目的在于提供一种信号传输电路封装结构，其能分隔不同高速信号传输路径以避免串音干扰。

为达成上述的目的，本发明的信号传输电路封装结构包括本体、主电路单元、多个电源针脚、多个输入针脚、多个输出针脚及多个控制针脚。本体包括第一侧边及第二侧边，第一侧边相邻于第二侧边。主电路单元设置于本体的中央。多个电源针脚设置于本体的中央并供应电源信号给主电路单元。多个输入针脚设置于本体的第一侧边并电性连接主电路单元。多个输出针脚设置于本体的第一侧边的对边并电性连接主电路单元。多个控制针脚设置于该本体的第二侧边及该本体中央和该第二侧边之间，并电性连接主电路单元。多个接地针脚设置于本体的角落以及设置于各多个输入针脚、多个输出针脚与多个控制针脚之间，用以间隔多个输入针脚、多个输出针脚与多个控制针脚。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1本发明的信号传输电路封装结构的脚位布局的示意图；

图2本发明的信号传输电路封装结构的传输通道的示意图；

图3本发明的信号传输电路封装结构的脚位布局与传输通道迭合后的示意图。

其中，附图标记

信号传输电路封装结构1

本体10

第一侧边11

第二侧边12

主电路单元20

第一高速输入通道31

第二高速输入通道32

第三高速输入通道33

第四高速输入通道34

第一高速输出通道41

第二高速输出通道42

第三高速输出通道43

第四高速输出通道44

低速传输通道51

控制针脚CTRL1、CTRL2、CTRL3、CTRL4、CTRL5、CTRL6、CTRL7、CTRL8、CTRL9、CTRL10

第一输入针脚RX0P、RX0N