[发明专利]针对封装内存储器的直接测试

权利要求书

1.一种设备，其包括：

存储器阵列；

接口控制器，其与所述存储器阵列耦合并且经配置以使得所述设备：

确定是否启用所述设备的第一模式；

至少部分地基于确定启用所述第一模式而停用所述设备的高速缓冲存储器电路系统；

在停用所述高速缓冲存储器电路系统之后从主机装置接收与具有第一位数量的第一地址相关联的一或多个命令；

至少部分地基于所述第一地址产生具有第二位数量的第二地址，所述第二位数量大于所述第一位数量；以及

至少部分地基于产生所述第二地址而在所述存储器阵列上执行存取操作。

2.根据权利要求1所述的设备，其中在所述存储器阵列上执行所述存取操作包括至少部分地基于所述第二地址激活所述存储器阵列的行。

3.根据权利要求1所述的设备，其中在所述存储器阵列上执行所述存取操作包括至少部分地基于所述第二地址从所述存储器阵列读取数据并且所述接口控制器进一步经配置以使得所述设备：

将所述数据发射到所述主机装置。

4.根据权利要求1所述的设备，其中在所述存储器阵列上执行所述存取操作包括至少部分地基于所述第二地址将数据写入到所述存储器阵列并且所述接口控制器进一步经配置以使得所述设备：

在将所述数据写入到所述存储器阵列之前从存储器子系统的写入缓冲器检索所述数据。

5.根据权利要求1所述的设备，其中所述一或多个命令中的第一命令包括用于同步第一时钟与第二时钟的时钟同步操作的指示，其中所述接口控制器进一步经配置以使得所述设备：

在所述设备的命令队列中保存所述时钟同步操作的第二指示；

在保存所述时钟同步操作的所述第二指示之后从所述命令队列读取所述时钟同步操作的所述第二指示；以及

至少部分地基于从所述命令队列读取所述第二指示而执行所述时钟同步操作。

6.根据权利要求1所述的设备，其中所述第一地址包括第一行地址并且所述第二地址包括第二行地址。

7.根据权利要求1所述的设备，其中产生所述第二地址包括：

读取模式寄存器的值；以及

将所述模式寄存器的所述值附加到所述第一地址。

8.根据权利要求7所述的设备，其中所述接口控制器进一步经配置以使所述设备：

在读取所述模式寄存器的所述值之前从所述主机装置接收与更新所述模式寄存器的所述值相关联的第二命令；以及

至少部分地基于接收到所述第二命令而更新所述模式寄存器的所述值。

9.根据权利要求1所述的设备，其中产生所述第二地址包括：

在所述设备的第一引脚处检测时钟边沿；

至少部分地基于检测到所述时钟边沿而确定所述存储器阵列的组群的值；以及

将所述存储器阵列的所述组群的所述值附加到所述第一地址。

10.一种设备，其包括：

存储器单元阵列；以及

接口控制器，其与所述存储器单元阵列耦合，所述接口控制器包括：

主机接口，其经配置以从主机装置接收命令，

高速缓冲存储器管理电路系统，其与解码器耦合，以及

存储器接口电路系统，其与所述高速缓冲存储器管理电路系统耦合并且与所述解码器耦合，所述存储器接口电路系统经配置以基于从所述主机装置接收到的所述命令存取所述存储器单元阵列，

其中所述接口控制器经配置以使得所述设备：

从所述主机装置接收命令，

确定是否启用所述设备的第一操作模式，以及

至少部分地基于确定启用所述第一操作模式而经由旁路路径将所述命令直接地提供到所述存储器接口电路系统。