[发明专利]一种控制LDO压降状态静态功耗的电路

说明书

本发明涉及LDO技术领域，公开了一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，VOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP，信号线SP送入M3的栅极。本发明在使用时，仅用M3、M4及偏置电流I即解决LDO压降状态静态功耗大的问题，有效提高了现有技术的使用效果。

技术领域

本发明涉及LDO技术领域，具体为一种控制LDO压降状态静态功耗的电路。

背景技术

传统LDO结构中(图1)，当VINVOUT_(NOM)+V_DROP时，即压降状态，VOUTVOUT_(NOM)，其中VOUT_(NOM)为LDO的正常输出电压，V_DROP为一定带载情况下VOUT正常输出时，Power管必须的源漏电压，经反馈电阻产生的反馈信号FBVREF，运算放大器EA输出即M1栅极电位升高，M1所在支路电流升高，M2的栅极电位拉低，即Power管栅极电位拉低，促使VOUT抬升，但VOUT依然达不到VOUT_(NOM)，M1栅极电位继续升高，所以运放第二级(M1所在支路)的电流非常大，这就造成LDO压降状态静态电流非常大，图3是基于图1的LDO静态功耗随VIN电压变化的波形图，充分说明了这一点，LDO压降状态的静态功耗由正常工作的477nA升高至755uA。

随着电子产品的广泛应用，人们对功耗的要求越来越高，尤其对便携类产品以及长期待机产品的静态功耗要求更是苛刻，在设计师不断追求超低功耗的道路上，LDO压降状态静态功耗较大的问题，给电路带来不可忽视的影响，为解决这一问题，本发明提出了一种控制LDO压降状态静态功耗的电路。

发明内容

本发明的目的在于提供一种控制LDO压降状态静态功耗的电路，解决背景技术中所提出的问题。

为实现上述目的，本发明提供如下技术方案：一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，VOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP；

电源VDD的正端接VIN，负端接GND，GND接大地；

运算放大器EA的正端接基准电压VREF，负端接VOUT的反馈端FB，输出端接N型MOS管M1的栅极，VIN给EA供电；

运算放大器第二级为M1形成的共源极放大，M1的源极和衬底接GND，M1的漏极接信号线OP；

P型MOS管M2的栅极和漏极短接至OP，P型功率管Power的栅极、电阻R4的一端接OP，M2的衬底和R4的另一端接VIN；

M2的源极接电阻R3的一端，R3的另一端接P型MOS管M3的漏极；

M3的源极接VIN，栅极接SP，SP同时与P型MOS管M4的栅极和漏极相接，偏置电流源I的正端接SP，负端接GND；

P型功率管Power的源极和衬底接VIN，漏极接VOUT，且与M4的源极相接；

电阻R2的一端接VOUT，另一端接电阻R1的一端，并连接到FB，R1的另一端接GND。

作为本发明的一种优选实施方式，偏置电流源I为nA级别。

作为本发明的一种优选实施方式，M4的源极接VOUT，且栅极和漏极短接。