[发明专利]一种控制LDO压降状态静态功耗的电路

权利要求书

1.一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，其特征在于：

VOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP；

电源VDD的正端接VIN，负端接GND，GND接大地；

运算放大器EA的正端接基准电压VREF，负端接VOUT的反馈端FB，输出端接N型MOS管M1的栅极，VIN给EA供电；

运算放大器第二级为M1形成的共源极放大，M1的源极和衬底接GND，M1的漏极接信号线OP；

P型MOS管M2的栅极和漏极短接至OP，P型功率管Power的栅极、电阻R4的一端接OP，M2的衬底和R4的另一端接VIN；

M2的源极接电阻R3的一端，R3的另一端接P型MOS管M3的漏极；

M3的源极接VIN，栅极接SP，SP同时与P型MOS管M4的栅极和漏极相接，偏置电流源I的正端接SP，负端接GND；

P型功率管Power的源极和衬底接VIN，漏极接VOUT，且与M4的源极相接；

电阻R2的一端接VOUT，另一端接电阻R1的一端，并连接到FB，R1的另一端接GND。

2.根据权利要求1所述的一种控制LDO压降状态静态功耗的电路，其特征在于：偏置电流源I为nA级别。

3.根据权利要求1所述的一种控制LDO压降状态静态功耗的电路，其特征在于：M4的源极接VOUT，且栅极和漏极短接。

4.根据权利要求1所述的一种控制LDO压降状态静态功耗的电路，其特征在于：M3的源极的位置在运算放大器的第二级，且与运算放大器的第二级串联。

5.根据权利要求1所述的一种控制LDO压降状态静态功耗的电路，其特征在于：M3和M4的衬底均接VIN，M3的栅极、M4的栅极和漏极均接SP，M3和M4的宽长比相同，个数比为n:1，用于实现在LDO的压降状态中，偏置电流源I的电流镜像。