[发明专利]镀膜方法、芯片基板及芯片

说明书

本申请公开了一种镀膜方法、芯片基板及芯片，涉及微纳加工技术领域。所述方法包括：将待镀膜的基板固定在基座上，基板上开设有孔；调整基座，以使得基板所在平面与镀膜材料的沉积方向之间的夹角大于0度且小于90度；控制基板绕法线转动；在基板转动的过程中，控制镀膜材料沿沉积方向进入孔内并沉积在孔的侧壁上。本申请利用一种基于可变倾斜角度镀膜工艺对孔的侧壁进行镀膜，特别是对于具有高深宽比、高垂直性的孔来说，能够提升镀膜材料在孔侧壁上沉积的连续性和厚度，以满足对侧壁薄膜厚度和覆盖率的要求。对于超导量子芯片来说，能够提升超导材料在芯片基板的孔侧壁上沉积的连续性和厚度，从而满足微波传输的要求。

技术领域

本申请实施例涉及微纳加工技术领域，特别涉及一种镀膜方法、芯片基板及芯片。

背景技术

为了使得量子芯片能够容纳更多的量子比特，诸如倒装焊技术、多层堆叠技术等方案被提出，硅通孔(Through Silicon Via，简称TSV)技术是实现芯片堆叠的关键技术。

量子芯片中常用的超导材料(诸如铝、铌、氮化钛等)多采用物理气相沉积(Physical Vapor Deposition，简称PVD)方法在垂直于芯片基板的方向上镀膜，对于高深宽比和高垂直性的硅通孔，存在通孔的侧壁无法沉积上连续的薄膜以及侧壁上的薄膜厚度不足的问题。

发明内容

本申请实施例提供了一种镀膜方法、芯片基板及芯片，能够提升镀膜材料在孔侧壁上沉积的连续性和厚度。所述技术方案如下：

根据本申请实施例的一个方面，提供了一种镀膜方法，所述方法包括：

将待镀膜的基板固定在基座上，所述基板上开设有孔；

调整所述基座，以使得所述基板所在平面与镀膜材料的沉积方向之间的夹角大于0度且小于90度；

控制所述基板绕法线转动；

在所述基板转动的过程中，控制所述镀膜材料沿所述沉积方向进入所述孔内并沉积在所述孔的侧壁上。

根据本申请实施例的一个方面，提供了一种芯片基板，所述芯片基板采用上述镀膜方法进行镀膜。

根据本申请实施例的一个方面，提供了一种芯片，所述芯片的基板采用上述镀膜方法进行镀膜。

本申请实施例提供的技术方案可以带来如下有益效果：

本申请利用一种基于可变倾斜角度镀膜工艺对孔的侧壁进行镀膜，特别是对于具有高深宽比、高垂直性的孔来说，能够提升镀膜材料在孔侧壁上沉积的连续性和厚度，以满足对侧壁薄膜厚度和覆盖率的要求。对于超导量子芯片来说，能够提升超导材料在芯片基板的孔侧壁上沉积的连续性和厚度，从而满足微波传输的要求。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术提供的镀膜方法的示意图；

图2是本申请一个实施例提供的镀膜方法的流程图；

图3是本申请一个实施例提供的镀膜设备的结构示意图；

图4是本申请一个实施例提供的采用可变倾斜角度对盲孔侧壁进行镀膜的示意图；

图5是本申请一个实施例提供的采用可变倾斜角度对通孔侧壁进行镀膜的示意图；

图6是本申请另一个实施例提供的镀膜方法的流程图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。