[发明专利]一种交换芯片内控制通路镜像读写系统及方法

说明书

本申请公开了一种交换芯片内控制通路镜像读写系统，在包含并行的多条复制分组处理流水线架构的交换芯片中，通过读镜像和写镜像驱动多条流水线的表项同时配置，控制通路接收所有流水线的读响应和目标地址流水线的写响应，保证了多条并行分组处理的流水线无差异的配置下发表项，从而提高包含多条分组处理流水线的交换芯片的分组交换能力。相对于现有技术，能够有效的实现并行分组处理流水线之间配置的同步下发，使得分组数据无感知的并行运行在多条流水线上，实现多流水线间无差异的配置和管理，保证控制通路的高效性和数据通路的稳定性。本发明提供的一种交换芯片内控制通路镜像读写方法也解决了相应的技术问题。

技术领域

本申请涉及交换芯片设计技术领域，特别是涉及一种交换芯片内控制通路镜像读写系统及方法。

背景技术

随着交换芯片的分组交换能力需求提升，交换芯片集成了更多的高速接口，分组数据从高速接口进入并汇聚，然后进入芯片内部的多条并行分组处理的流水线中实现L2-L4层分组处理，再经由高速接口转发出去。随着高速接口数量和接口带宽的增加，接口汇聚能力和流水线的处理能力均制约着交换芯片的分组交换能力，通过复制芯片内的分组处理流水线，实现多条流水线并行运行，能够大大提升交换芯片的分组交换能力。

然而，现有技术中多条并行分组处理的流水线的控制通路读写策略一般为，读过程中，控制通路下发读地址，各个接受模块接收到读请求，并检测地址是否匹配，若不匹配，则读请求继续到下一模块检测，因此对两个不同模块的读请求存在时间差。写过程中，控制通路同时对片内两个模块写入配置，当都写入成功后，控制通路才会认为写请求被正确响应，当其中一个写入配置失败，控制通路会再次发起写请求，直到数据成功写入两个需要进行配置的模块；还可以采用顺序写过程，先写其中一个模块，再写另一个模块，这又会造成两个不同模块的写请求存在时间差。从而导致不同流水线之间表项下发配置的不同步，制约着交换芯片的分组交换能力。

因此，如何实现多条并行分组处理的流水线之间无差异的配置下发表项，从而提高包含多条分组处理流水线的交换芯片的分组交换能力，是本领域技术人员亟待解决的技术问题。

发明内容

为解决上述技术问题，本发明的目的为提供一种交换芯片内控制通路镜像读写系统及方法，用以在多条并行分组处理的流水线中无差异的配置下发表项，从而提高包含多条分组处理流水线的交换芯片的分组交换能力；

本发明提供的技术方案如下：

一种交换芯片内控制通路镜像读写系统，包括：

多条并行分组处理的流水线；

控制通路，用于当下发写请求至目的查表模块对应条的流水线时，通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作，并接收目的查表模块写响应。

优选地，控制通路，还用于当下发读请求至目的执行模块对应条的流水线时，通过读镜像同时向其他条流水线分别对应各自的执行模块发出读请求，驱动读操作，并接收所有执行模块读响应。

优选地，执行模块和查表模块都包含若干个表项，

查表模块，用于查询表项；

执行模块，用于处理转发数据；

表项，用于数据查询，控制通路可对其进行写操作和读操作。

优选地，还包括：高速接口汇聚模块和高速接口分发模块，

高速接口汇聚模块，用于将数据通路传输进来的数据汇聚并发送到分组处理流水线中；

高速接口分发模块，用于将经分组处理流水线处理后的数据发送出去。

一种交换芯片内控制通路镜像读写方法，应用于如上任一的交换芯片内控制通路镜像读写系统中，包括：多条并行分组处理的流水线；