[发明专利]SPI系统自动写入数据的控制方法及SPI系统在审
| 申请号: | 202110659535.X | 申请日: | 2021-06-15 |
| 公开(公告)号: | CN113590520A | 公开(公告)日: | 2021-11-02 |
| 发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 珠海一微半导体股份有限公司 |
| 主分类号: | G06F13/42 | 分类号: | G06F13/42 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 519000 广东省珠海*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | spi 系统 自动 写入 数据 控制 方法 | ||
1.一种SPI系统自动写入数据的控制方法,其特征在于,该方法包括以下步骤:
S1:SPI系统根据使能信号开始将数据缓存区的数据写入到TX FIFO中,并记录已写入数据的总量,然后将TX FIFO中的数据进行发送,进入步骤S2;
S2:SPI系统根据已写入数据的总量与数据缓存区的容量之间的关系和发出数据缓存区刷新中断次数来决定是否发出数据缓存区刷新中断,若符合要求,则进入步骤S3,若不符合要求,则进入步骤S4;
S3:SPI系统发出数据缓存区刷新中断,使CPU响应数据缓存区刷新中断,填充数据到数据缓存区,SPI系统接收CPU完成刷新完成中断的信号后,进入步骤S1;
S4:若不符合要求,SPI系统将数据缓存区的数据写入到TX FIFO中,并将TX FIFO中的数据完成发送后结束工作。
2.根据权利要求1所述的SPI系统自动写入数据的控制方法,其特征在于,在SPI系统开始写入数据前,CPU划分数据缓存区,且将要发送的数据填充到数据缓存区,然后通过ahbslave模块配置SPI系统的读取数据起始地址、数据缓存区容量和数据缓存区需刷新次数后,配置SPI系统使能。
3.根据权利要求2所述的SPI系统自动写入数据的控制方法,其特征在于,CPU将待发送的数据填充到数据缓存区并根据要发送的数据总量与数据缓存区容量的关系配置SPI系统的数据缓存区需刷新次数。
4.根据权利要求1所述的SPI系统自动写入数据的控制方法,其特征在于,步骤S1中,SPI系统中的control模块根据使能信号开启ahb master模块使能,使ahb master模块根据数据起始地址来读取数据缓存区中的数据,然后写入到TX FIFO中,并记录已写入数据的总量。
5.根据权利要求1所述的SPI系统自动写入数据的控制方法,其特征在于,步骤S1和S4中,在发送TX FIFO的数据的过程中,若TX FIFO中的剩余数据小于等于设定值时,TX FIFO发出水位触发中断来触发ahb master模块持续将数据缓存区的数据写入到TX FIFO中。
6.根据权利要求5所述的SPI系统自动写入数据的控制方法,其特征在于,SPI系统通过spi interface模块将TX FIFO中的数据转化成对应的SPI协议激励来完成发送。
7.根据权利要求1所述的SPI系统自动写入数据的控制方法,其特征在于,步骤S2中,当已读取数据的总量等于数据缓冲区的容量时,SPI系统判断已发出数据缓存区刷新中断次数与数据缓存区需刷新中断次数的大小关系,若发出数据缓存区刷新中断次数小于数据缓存区需刷新中断次数,则进入步骤S3;若发出数据缓存区刷新中断次数等于数据缓存区需刷新中断次数,则进入步骤S4。
8.根据权利要求1所述的SPI系统自动写入数据的控制方法,其特征在于,步骤S3中,SPI系统接收CPU完成刷新完成中断的信号后,将记录的ahb master模块已读取的数据总量置零后,再进入步骤S1。
9.一种SPI系统,其特征在于,该SPI系统执行权利要求1至8中任一项所述的SPI系统自动写入数据的控制方法,所述SPI系统包括:两两相连的SPI控制器、CPU和数据缓存区,所述SPI控制器用于将数据缓存区中的数据转化为符合SPI协议的激励,所述CPU用于将待写入的数据填充到数据缓存区,所述数据缓存区用于存放数据。
10.根据权利要求1所述的SPI系统,其特征在于,SPI控制器包括:control模块、ahbmaster模块、spi interface模块、TX FIFO、RX FIFO和ahb slave模块,其中,
所述control模块与ahb master模块和ahb slave模块相连,用于控制SPI控制器对缓存区的数据进行读取;
所述ahb master模块与control模块和TX FIFO相连,用于读取数据缓存区的数据,并将数据写入到TX FIFO中;
所述ahb slave模块与control模块、spi interface模块、TX FIFO和RX FIFO相连,用于配置SPI系统的内部寄存器;
所述spi interface模块与ahb slave模块、TX FIFO和RX FIFO相连,用于将TX FIFO中的数据转化为对应的SPI协议激励和将spi interface模块接收到的数据存储于RX FIFO中;
所述TX FIFO用于存放待发送的数据;
所述RX FIFO用于存放已接收的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海一微半导体股份有限公司,未经珠海一微半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110659535.X/1.html,转载请声明来源钻瓜专利网。





