[发明专利]制造半导体器件的方法

说明书

在制造半导体器件的方法中，在衬底上方形成牺牲栅极结构。牺牲栅极结构包括牺牲栅电极。在牺牲栅极结构上方形成第一介电层。在第一介电层上方形成第二介电层。平坦化第二介电层和第一介电层并且使第二介电层和第一介电层凹进，并且牺牲栅极结构的上部暴露，而牺牲栅极结构的下部嵌入在第一介电层中。在暴露的牺牲栅极结构上方和第一介电层上方形成第三介电层。在第三介电层上方形成第四介电层。平坦化第四介电层和第三介电层，并且牺牲栅电极暴露，并且第三介电层的一部分保留在凹进的第一介电层上。去除牺牲栅电极。

技术领域

本申请的实施例涉及制造半导体器件的方法。

背景技术

随着半导体工业为了追求更高的器件密度、更高的性能和更低的成本而进入纳米技术工艺节点，制造和设计问题带来的挑战导致了三维设计的发展，诸如多栅极场效应晶体管(FET)，包括鳍式FET(FinFET)和全环栅(GAA)FET。在FinFET中，栅电极与沟道区域的三个侧面相邻，其中栅极介电层介于其间。FinFET的栅电极包括通过栅极替换技术形成的一层或多层金属材料。

发明内容

本申请的一些实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成牺牲栅极结构，所述牺牲栅极结构包括牺牲栅电极；在所述牺牲栅极结构上方形成第一介电层；在所述第一介电层上方形成第二介电层；平坦化所述第二介电层和所述第一介电层并且使所述第二介电层和所述第一介电层凹进，从而使得所述牺牲栅极结构的上部暴露，而所述牺牲栅极结构的下部嵌入在所述第一介电层中；在所述暴露的牺牲栅极结构上方和所述第一介电层上方形成第三介电层；在所述第三介电层上方形成第四介电层；平坦化所述第四介电层和所述第三介电层，从而使得所述牺牲栅电极暴露，并且所述第三介电层的一部分保留在所述凹进的第一介电层上；以及去除所述牺牲栅电极。

本申请的另一些实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成牺牲栅极结构，其中，所述牺牲栅极结构的每个包括牺牲栅电极，并且所述牺牲栅极结构的每个的上部暴露，而所述牺牲栅极结构的每个的下部嵌入在第一介电层中；在所述暴露的牺牲栅极结构上方和所述第一介电层上方形成第二介电层；在所述第二介电层上方形成第三介电层；平坦化所述第三介电层和所述第二介电层，从而使得所述牺牲栅电极暴露，并且所述第二介电层的一部分保留在所述凹进的第一介电层上；以及从所述牺牲栅极结构的每个中去除所述牺牲栅电极，从而形成栅极间隔，其中，粗糙图案区域处的凹陷量为1nm至5nm，其中在所述粗糙图案区域中，相邻牺牲栅极结构之间的距离为50nm或更大。

本申请的又一些实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成下面的结构，其中，所述下面的结构的每个的上部暴露，而所述下面的结构的每个的下部嵌入在第一介电层中；在所述暴露的下面的结构上方和所述第一介电层上方形成第二介电层；在所述第二介电层上方形成第三介电层；以及平坦化所述第三介电层和所述第二介电层，从而使得所述下面的结构暴露，并且所述第二介电层的一部分保留在所述凹进的第一介电层上，其中，平坦化所述第三介电层和所述第二介电层包括：第一化学机械抛光(CMP)工艺，用于蚀刻所述第三介电层；第二化学机械抛光工艺，用于蚀刻所述第二介电层，当所述下面的结构的一部分暴露时结束；以及第三化学机械抛光工艺，用于使所述第二介电层和所述下面的结构凹进。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。需要强调，根据工业中的标准实践，各个部件未按比例绘制，仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据本发明的实施例的用于制造半导体器件的顺序工艺的阶段中的一个。

图2示出了根据本发明的实施例的用于制造半导体器件的顺序工艺的阶段中的一个。

图3示出了根据本发明的实施例的用于制造半导体器件的顺序工艺的阶段中的一个。

图4示出了根据本发明的实施例的用于制造半导体器件的顺序工艺的阶段中的一个。