[发明专利]一种新型的面板级封装方法及结构

说明书

本发明一种新型的面板级封装方法：步骤1，提供一张载体；步骤2，在载体表面形成一层可剥离层，可剥离层上覆盖第一金属层；步骤3，第一金属层与第二金属层互相电导通，或者第一金属层与第三金属层互相电导通；步骤4，在第一金属层表面形成多个金属基岛，以及金属基岛之间的导电引线，导电引线与四面包围导体实现电互联；步骤5，一部分金属基岛上设置芯片，另一部分金属基岛上设置芯片电极的引出承接盘；步骤6，导电引线的主连接线部分，设置在产品切割道上；步骤7，在第一金属层表面，进行面板级塑封；步骤8，在塑封料表面压上一层第四金属层，第四金属层与四面包围导体电连接，形成静电屏蔽笼，保护芯片的安全。

技术领域

本发明涉及面板级封装技术领域，尤其涉及一种新型的面板级封装方法及结构。

背景技术

随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。随着芯片的不断小型化、集成化，芯片的引脚越来越多，尺寸越来越小，集成电路领域对封装技术的要求也越来越高。传统的封装采用的是引线框架、贴片、打线(即wire donding)等，这种传统封装工艺存在效率低、成本高的缺点，因此面板级封装应运而生，面板级封装是通过印制电路板PCB或者封装基板的工艺流程替代传统的打线工艺提升整体的功率密度、电流耐受能力等。但是，现有的面板级封装的工艺流程中，除了封装段的流程贴片、塑封外，产品还要经历PCB或者封装基板工艺中的干、湿法流程，如图形、孔金属化等，同时湿法流程中必须对板件进行烘干处理，如上的干湿切换流程等非常容易产生静电。同时静电作为功率器件半导体封装制程中的主要影响，静电的存在会导致芯片出现过电应力损伤，直接失效或者间接失效，因此防静电做为面板级封装的重要课题之一，会影响封装制程中的芯片成活率、产品良率及产品长期使用的可靠及稳定性。

可见，现有的面板级封装工艺流程中，存在以下缺陷：

(1)干湿切换流程等非常容易产生静电，会导致芯片出现过电应力损伤，直接失效或者间接失效。

(2)由于静电产生，导致芯片产品不良率高，产品长期使用的可靠性及稳定性差。

为了克服上述存在的问题，我们发明了一种新型的面板级封装方法及结构。

发明内容

本发明的发明目的在于解决现有的面板级封装工艺流程中，存在干湿切换流程等非常容易产生静电，会导致芯片出现过电应力损伤，直接失效或者间接失效，静电导致芯片产品不良率高，产品长期使用的可靠性及稳定性差问题。其具体解决方案如下：

一种新型的面板级封装方法，按照以下步骤执行：

步骤1，提供一张刚性强的金属材料或者非金属材料的载体；

步骤2，在载体的表面形成一层可剥离层，可剥离层上整个表面覆盖第一金属层；

步骤3，第一金属层与金属材料的载体自身的第二金属层互相电导通，或者第一金属层与非金属材料的载体的另一面的第三金属层互相电导通；

步骤4，在第一金属层表面通过图形工艺及电镀的方式形成多个金属基岛，以及多个金属基岛之间的导电引线，导电引线与第一金属层边缘向上设置的四面包围导体实现电互联；

步骤5，金属基岛之间的导电引线的主连接线部分，均设置在产品的切割道上；

步骤6，在一部分金属基岛上设置芯片，在另一部分金属基岛上设置芯片电极的引出承接盘；

步骤7，在第一金属层表面，对金属基岛上的芯片、芯片电极的引出承接盘、导电引线进行面板级塑封，塑封后整个芯片被塑封料包裹，同时载体四周的导电材料裸露出来；

步骤8，在塑封料表面同步压上一层第四金属层，第四金属层的四周与四面包围导体电连接，形成静电屏蔽笼，以保护芯片的安全；