[发明专利]一种软硬件互锁的系统时间同步方法及系统及电子设备

说明书

本发明公开了一种软硬件互锁的系统时间同步方法及系统及电子设备，步骤S1：RTC向CPLD输出时钟信号和秒脉冲；步骤S2：CPLD维持一个本地计时器；步骤S3：秒级计时器在对应秒脉冲的上升沿时+1，毫秒级计时器在对应秒脉冲的上升沿时置零；步骤S4：CPU维持一个本地计时器，并产生CPU本地的时间；步骤S5：CPU读取寄存器时间；步骤S6：CPU在置信区间内读回寄存器时间后，比较两者寄存器时间；步骤S7：CPU读取RTC的时间信息，用读回的RTC秒时间更新CPU_TIME_CNT_s。本发明可以控制局域网内时间同步在毫秒、亚微秒、甚至微秒级范围内，采用软硬件互锁的方式，可靠性增强。

技术领域

本发明属于通讯技术领域，具体涉及时间同步技术。

背景技术

目前人工智能系统快速发展，很多时候需要多传感器、多系统协同工作，这就涉及到多个传感器或系统的时间同步问题。如果没做好时间同步，会导致多个传感器、系统的数据融合失效，结果就是不能实现相关功能。

传统的时间同步，如电力、通信等行业，需要较高的时间同步精度(如亚微妙、纳秒级)，一般是通过硬件(交换机、可编程逻辑、PHY芯片)实现报文传输和交换，软件实现时间同步协议逻辑(如IEEE1588)的方式，这种方案成本很高、实现复杂；对于目前AI的多传感器、子系统之间的时间同步，一般只需做要毫秒级，需要寻找一种低成本、易实现的方案来满足需求。

发明内容

本发明所要解决的技术问题就是提供一种软硬件互锁的系统时间同步方法，用低成本、易实现的方案来满足时间同步需求。

为解决上述技术问题，本发明采用如下技术方案：一种软硬件互锁的系统时间同步方法，包括如下步骤：

步骤S1：RTC向CPLD输出时钟信号和秒脉冲；

步骤S2：CPLD根据输入的时钟信号维持一个本地计时器CPLD_TIME_CNT，并产生CPLD本地时间，本地计时器CPLD_TIME_CNT由两级计时器组成，分别为秒级计时器CPLD_TIME_CNT_s和毫秒级计时器CPLD_TIME_CNT_ms；步骤S3：所述的秒级计时器CPLD_TIME_CNT_s在对应秒脉冲的上升沿时+1，所述毫秒级计时器CPLD_TIME_CNT_ms在对应秒脉冲的上升沿时置零；

步骤S4：CPU维持一个本地计时器CPU_TIME_CNT，并产生CPU本地的时间，本地计时器CPU_TIME_CNT由两级计时器组成，分别为秒级计时器CPU_TIME_CNT_s和毫秒级计时器CPU_TIME_CNT_ms；

步骤S5：CPU读取CPLD_TIME_CNT_s和CPLD_TIME_CNT_ms寄存器时间，若读取的CPLD_TIME_CNT_ms寄存器时间在置信区间内，执行步骤S6；若读取的CPLD_TIME_CNT_ms寄存器时间不在置信区间内，则延时设定时间后，再次执行步骤S5；

步骤S6：CPU在所述的置信区间内读回CPLD_TIME_CNT_ms寄存器时间后，比较CPU_TIME_CNT_ms寄存器时间和CPLD_TIME_CNT_ms寄存器时间，如果差异不超过门限，直接跳到步骤S7；如果差异超过门限，则将CPLD_TIME_CNT_ms寄存器时间赋值给CPU_TIME_CNT_ms，完成毫秒级计时器CPU_TIME_CNT_ms和CPLD_TIME_CNT_ms的同步操作，跳到步骤S7；步骤S7：CPU读取RTC的时间信息，用读回的RTC秒时间更新CPU_TIME_CNT_s；如果步骤S5读回的CPLD_TIME_CNT_s寄存器时间和从RTC读回的秒时间不一致，则将RTC秒时间信息写入CPLD相应寄存器中，更新CPLD_TIME_CNT_s；

S8：通过上述步骤，RTC、CPLD、CPU实现了毫秒级时间同步，CPLD和CPU给外设授时。