[发明专利]一种软硬件互锁的系统时间同步方法及系统及电子设备

权利要求书

1.一种软硬件互锁的系统时间同步方法，其特征在于，包括如下步骤：

步骤S1：RTC向CPLD输出时钟信号和秒脉冲；

步骤S2：CPLD根据输入的时钟信号维持一个本地计时器CPLD_TIME_CNT，并产生CPLD本地时间，本地计时器CPLD_TIME_CNT由两级计时器组成，分别为秒级计时器CPLD_TIME_CNT_s和毫秒级计时器CPLD_TIME_CNT_ms；

步骤S3：所述的秒级计时器CPLD_TIME_CNT_s在对应秒脉冲的上升沿时+1，所述毫秒级计时器CPLD_TIME_CNT_ms在对应秒脉冲的上升沿时置零；

步骤S4：CPU维持一个本地计时器CPU_TIME_CNT，并产生CPU本地的时间，本地计时器CPU_TIME_CNT由两级计时器组成，分别为秒级计时器CPU_TIME_CNT_s和毫秒级计时器CPU_TIME_CNT_ms；

步骤S5：CPU读取CPLD_TIME_CNT_s和CPLD_TIME_CNT_ms寄存器时间，若读取的CPLD_TIME_CNT_ms寄存器时间在置信区间内，执行步骤S6；若读取的CPLD_TIME_CNT_ms寄存器时间不在置信区间内，则延时设定时间后，再次执行步骤S5；

步骤S6：CPU在所述的置信区间内读回CPLD_TIME_CNT_ms寄存器时间后，比较CPU_TIME_CNT_ms寄存器时间和CPLD_TIME_CNT_ms寄存器时间，如果差异不超过门限，直接跳到步骤S7；如果差异超过门限，则将CPLD_TIME_CNT_ms寄存器时间赋值给CPU_TIME_CNT_ms，完成毫秒级计时器CPU_TIME_CNT_ms和CPLD_TIME_CNT_ms的同步操作，跳到步骤S7；

步骤S7：CPU读取RTC的时间信息，用读回的RTC秒时间更新CPU_TIME_CNT_s；如果步骤S5读回的CPLD_TIME_CNT_s寄存器时间和从RTC读回的秒时间不一致，则将RTC秒时间信息写入CPLD相应寄存器中，更新CPLD_TIME_CNT_s；

S8：通过上述步骤，RTC、CPLD、CPU实现了毫秒级时间同步，CPLD和CPU给外设授时。

2.根据权利要求1所述的一种软硬件互锁的系统时间同步方法，其特征在于：还包括补偿CPU操作延时的步骤，所述CPU操作延时包括CPU读取CPLD的平均操作延时CPU_RD_CPLD_TD；CPU读取RTC的平均操作延时CPU_RD_RTC_TD；CPU写CPLD的平均操作延时CPU_WR_CPLD_TD。

3.根据权利要求2所述的一种软硬件互锁的系统时间同步方法，其特征在于：所述置信区间为50ms—500ms，其中50ms为置信区间前沿，500ms为置信区间后沿。

4.根据权利要求3所述的一种软硬件互锁的系统时间同步方法，其特征在于：置信区间后沿+CPU_RD_CPLD_TD+CPU_RD_RTC_TD+CPU_WR_CPLD_TD1000ms。

5.一种软硬件互锁的系统时间同步系统，包括RTC、CPLD以及CPU，所述CPU通过串口1与RTC连接，所述CPU通过串口2与CPLD连接，所述CPU和CPLD设有与外设连接的授时接口，其特征在于：所述系统时间同步系统采用权利要求1至4中任意一项所述的一种软硬件互锁的系统时间同步方法实现时间同步。

6.一种电子设备，其特征在于，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于：所述处理器执行所述计算机程序时实现如1-4中任一所述的一种软硬件互锁的系统时间同步方法的步骤。