[发明专利]基于表面等离激元增强的高速光子集成芯片及制备方法

权利要求书

1.一种基于表面等离激元增强的高速光子集成芯片，所述高速光子集成芯片由下至上依次包括硅衬底层（1）、缓冲层（2）、非掺杂GaN层（3）、n型GaN层（4）、InGaN/GaN多量子阱层（5）和p型GaN层（6），其特征在于：所述高速光子集成芯片以硅衬底LED外延片为载体，在所述硅衬底LED外延片上设置LED器件和光电探测器，所述LED器件和所述光电探测器之间通过波导相连，所述LED器件和光电探测器分别包括p-n结、p型电极和n型电极，所述p-n结为所述p型GaN层（6）向下经过InGaN/GaN多量子阱层（5）刻蚀至n型GaN层（4）后形成P型区域，在所述LED器件的p型GaN层（6）中设置有有序的纳米孔阵列，LED器件的纳米孔阵列的占空比为0.5，LED器件的所述纳米孔阵列的深度从p型GaN层（6）表面延伸至其内部，与InGaN/GaN多量子阱层（5）有间距，在所述光电探测器的p型GaN层（6）中设置有有序的纳米孔阵列，光电探测器的纳米孔阵列的占空比为0.5，光电探测器的所述纳米孔阵列的深度从p型GaN层（6）表面延伸至其内部，与InGaN/GaN多量子阱层（5）有间距，光电探测器中的纳米孔阵列的周期比LED器件中的纳米孔阵列的周期大，在所述LED器件和所述光电探测器的纳米孔阵列底部分别设有二维金属纳米阵列（7）。

2.根据权利要求1所述基于表面等离激元增强的高速光子集成芯片，其特征在于：所述纳米孔阵列的周期为300-500 nm，深度为130-280 nm，所述的二维金属纳米阵列（7）的厚度为15-30 nm。

3.根据权利要求1所述基于表面等离激元增强的高速光子集成芯片，其特征在于：在所述n型GaN层（4）上刻蚀出n型台面，在所述n型台面上设置有二氧化硅隔离层（9），在所述LED器件的p型GaN层（6）的表面和所述光电探测器的p型GaN层（6）的表面分别设置有电流扩展层（8），所述p型电极设置在二氧化硅隔离层（9）上并与所述电流扩展层（8）相连，所述n型电极设置在n型台面上。

4.根据权利要求1-3任一项所述基于表面等离激元增强的高速光子集成芯片的制备方法，其特征在于：所述制备方法包括如下步骤：

1）在硅衬底LED外延片背后对硅衬底层（1）进行减薄；

2）在LED外延片上匀一层PMGI 电子束胶（11），然后在所述PMGI 电子束胶（11）上匀第二层电子束胶 ZEP520A（12），利用电子束曝光技术定义两个纳米孔图形的位置，采用感应耦合等离子体刻蚀技术，将纳米孔图形转移到p型GaN层（6）上，使得纳米孔底部与InGaN/GaN多量子阱层（5）有间距；

3）利用电子束蒸发技术蒸镀金属，通过剥离工艺在p型GaN层（6）的纳米孔底部形成二维金属纳米阵列（7），得到金属/半导体纳米复合结构；

4）基于步骤3）制备的金属/半导体纳米复合结构，利用光刻对准技术定义LED器件、光电探测器与波导区域，采用感应耦合等离子体刻蚀LED外延片向下贯穿至n型GaN层（4），露出n型GaN台面；

5）定义出LED器件和光电探测器的p型区域，利用电子束蒸发技术在暴露出来的p型区域蒸镀电流扩展层（8），快速退火完成欧姆接触；

6）在InGaN/GaN多量子阱LED外延片表面生长二氧化硅层，然后光刻定义二氧化硅层区域作为LED器件和光电探测器的p型电极隔离区，采用反应离子刻蚀刻蚀工艺完成二氧化硅隔离层（9）图形；

7）定义LED器件和光电探测器的p型电极与n型电极区域，利用电子束蒸镀技术蒸镀Cr/Au 层作为p型电极与n型电极，其中p型电极蒸镀在二氧化硅隔离层（9）上，与电流扩展层（8）部分重叠，n型电极蒸镀在n型GaN层的台面上，得到LED器件和光电探测器；

8）定义对准并覆盖LED器件、光电探测器和波导的背后刻蚀窗口，实现芯片悬空，即获得基于表面等离激元增强的高速光子集成芯片。

5.根据权利要求4所述基于表面等离激元增强的高速光子集成芯片的制备方法，其特征在于：所述InGaN/GaN多量子阱层（5）中，0.15≤In组分≤0.30，所述InGaN/GaN多量子阱层（5）的有源层发光波长在430 nm至540 nm，量子阱的周期数5-10个，p型GaN层（6）的厚度为150-300 nm。