[发明专利]电路板以及电子设备

说明书

本发明提供一种电路板以及电子设备，电路板包括：电介质层，电介质层包括第一面；第一布线层，位于电介质层的第一面，第一布线层包括走线区和接口区；差分走线结构，位于走线区、接口区以及连接区，接口区位于走线区和连接区之间，连接区用于连接，且接口区的差分走线结构的线宽大于走线区的差分走线结构的线宽。本发明通过让接口区的差分走线结构的线宽大于走线区的差分走线结构的线宽，来差异化走线区和接口区的差分走线结构的线宽，能够降低接口区的差分走线结构的阻抗，使得接口区的差分走线结构不易发生阻抗突变，有利于差分阻抗保持连续，在连接区与外部端口连接时，传递的信号更完整，有利于提高电路板通过一致性测试解决方案的认证。

技术领域

本发明实施例涉及电路技术领域，尤其涉及一种电路板以及电子设备。

背景技术

在高速PCB板(Printed Circuit Board)设计中需要进行阻抗控制，PCB板通常包括介电层、位于介电层顶部的顶层(TOP)高速走线以及位于介电层底部的底层(Bottom)的高速走线，因为介电层的厚度大，所以顶层的高速走线无法参考底层的高速走线来进行控制阻抗，现在均是采用共面线参考模式，也就是参考同层的地线(GND)，来做阻抗控制。

在高速PCB板设计中会运用到差分线，差分线采用差分传输技术，区别于传统的一根信号线对应一根地线的做法，两根信号线上都传输信号，这两个信号的振幅相等，相位相差180度，极性相反。在不同的差分线之间会设置包地线使得差分线中的信号不易被别的信号干扰。我们将差分线中与包地线接近的信号线和包地线之间的间隔作为包地间距，将差分线中两根信号线之间的间隔作为差分间距。

在PCB板的接口区，因为包地间距较大，以及差分间距较大，易导致阻抗不连续，引起信号完整性问题，进一步易导致高速PCB板不能通过一致性测试解决方案(CTS)的认证。

发明内容

本发明实施例解决的问题是提供电路板以及电子设备，用于解决接口区的阻抗不连续，引起信号完整性问题。

为解决上述问题，本发明实施例提供一种电路板，包括：电介质层，所述电介质层包括第一面；第一布线层，位于所述电介质层的第一面，所述第一布线层包括走线区、接口区以及连接区，所述接口区位于所述走线区和连接区之间，所述连接区用于连接；差分走线结构，位于所述走线区和接口区中，且所述接口区的所述差分走线结构的线宽大于所述走线区的所述差分走线结构的线宽。

可选的，所述第一布线层还包括：插件区，位于所述走线区与接口区之间，且与所述走线区和接口区相邻，所述差分走线结构也位于所述插件区中；所述电路板还包括：位于所述连接区中的多个相间隔的引脚，所述引脚与所述差分走线结构连接。

可选的，所述接口区的所述差分走线结构的长度与所述接口区的所述差分走线结构的走线特征阻抗的乘积，等于所述插件区的所述差分走线结构的长度与插件区的所述差分走线结构的走线特征阻抗的乘积，和所述连接区的引脚的长度与所述连接区的引脚的走线特征阻抗的乘积之和。

可选的，所述插件区的所述差分走线结构的线宽大于所述走线区的差分走线结构的线宽。

可选的，所述引脚的线宽等于所述接口区的所述差分走线结构的线宽。

可选的，所述差分走线结构包括相间隔的第一差分线和第二差分线；所述第一布线层还包括：包地线，位于所述第一差分线和第二差分线之间，所述接口区的所述包地线的线宽大于所述插件区的所述包地线的线宽。

可选的，所述差分走线结构包括相间隔的第一差分线和第二差分线，所述第一差分线包括相间隔的第一信号线和第二信号线，所述第二差分线包括相间隔的第三信号线和第四信号线，所述第一信号线、第二信号线、第三信号线以及第四信号线在一方向上依次排布。