[发明专利]一种存储器阵列

说明书

本申请涉及集成电路技术领域，提供了一种存储器阵列，每列存储单元包括：多个存储单元，按照排列方向排成一列，每个存储单元的第一边缘区域设置有位线触点和互补位线触点，多个存储单元包括按相邻关系分为第一存储单元和第二存储单元构成的存储单元对，第一存储单元和第二存储单元各自的第二边缘区域连接以形成连接区域，连接区域位于第一存储单元和第二存储单元各自的第一边缘区域之间；两条位线，分别与第一存储单元和第二存储单元各自的位线触点一一对应连接；两条互补位线，分别与第一存储单元和第二存储单元各自的互补位线触点一一对应连接。通过本申请实施例提供的技术方案可降低位线上的负载，提高包含存储器阵列的FPGA的运行速度。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种存储器阵列。

背景技术

在FPGA中，由于功能模块多，器件数量庞大，因此金属布线资源比较紧张。而存储器作为不可或缺的模块，通常分成多列分布在整个FPGA中，因此占用了许多的布线资源。

目前，在存储器中每对应一列配置位，则有一列的位线(占用纵向的布线资源)，当每一列存储单元对的比特越多，则位线的负载越重。以一列132位的存储单元对为例，有两条位线，每条位线带了132个存储单元。

但是，位线的负载越多，不仅会导致运行速度变慢，也可能会在进入28nm工艺设计后造成功能失效。

发明内容

本申请实施例提供了一种存储器阵列，通过将位线触点和互补位线触点设置在两个存储单元的连接区域的两侧，以使两个存储单元连接不同的位线和互补位线，使得每条位线上的负载减少一半，从而提高存储单元对的运行速度，保障其功能和性能；字线减少一半，使得字线走线方向的布线资源节省出一半。

第一方面，本申请实施例提供了一种存储器阵列，包括：

多个存储单元，按照排列方向排成一列，每个存储单元的第一边缘区域设置有位线触点和互补位线触点，多个存储单元包括按相邻关系分为第一存储单元和第二存储单元构成的存储单元对，第一存储单元和第二存储单元各自的第二边缘区域连接以形成连接区域，连接区域位于第一存储单元和第二存储单元各自的第一边缘区域之间；

两条位线，分别与每个存储单元对中的第一存储单元和第二存储单元各自的位线触点一一对应连接；

两条互补位线，分别与每个存储单元对中的第一存储单元和第二存储单元各自的互补位线触点一一对应连接；

其中，每个存储单元连接一条字线，存储单元对中的第一存储单元和第二存储单元共用一条字线。

本申请实施例中，通过将位线触点和互补位线触点设置在两个存储单元的连接区域的两侧，以使两个存储单元连接不同的位线和互补位线，使得每条位线上的负载减少一半，从而提高存储单元对的运行速度，保障其功能和性能。字线减少一半，使得字线走线方向的布线资源节省出一半。

在一种可能的实施方式中，多个存储单元在排列方向上按照第一存储单元、第二存储单元、第二存储单元和第一存储单元的方式进行排成一列；

多个存储单元中相邻的两个第一存储单元各自的第一边缘区域连接，以使相邻的两个第一存储单元共用位线触点和互补位线触点；

多个存储单元中相邻的两个第二存储单元各自的第一边缘区域连接，以使相邻的两个第二存储单元共用位线触点和互补位线触点。

本申请实施例中，通过相邻的两个存储单元共用位线触点和互补位线触点，减少了拼接面积，从而减少存储器阵列在列方向上的长度。

在一种可能的实施方式中，存储单元包括：

多个晶体管，至少包括以目标中心线对称设置的两个传输晶体管、两个下拉晶体管和两个上拉晶体管，目标中心线为列存储单元沿排列方向的中心线；