[发明专利]数据存取方法、存储器控制电路单元以及存储器存储装置

说明书

本发明提供一种数据存取方法、存储器控制电路单元以及存储器存储装置。所述方法包括：读取实体程序化单元存储的码字，并计算所述码字包括的虚拟数据中比特值发生变化的比特变化比例；根据所述比特变化比例调整读取电压电平或对数可能性比值；以及利用调整后的所述读取电压电平或调整后的所述对数可能性比值对所述码字进行解码操作。

技术领域

本发明涉及一种存储器数据存取技术，尤其涉及一种数据存取方法、存储器控制电路单元以及存储器存储装置。

背景技术

数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型计算机。固态硬盘就是一种以快闪存储器作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。

许多存储器控制器配置有错误检查与校正电路。此错误检查与校正电路用以对从可复写式非易失性存储器模块中读取出的数据进行错误检查与更正。然而，数据比特处于抹除状态的临界电压分布通常会异于处于其他程序化状态的临界电压分布，造成某些错误不容易被找到，使得解码失败的机率增加。

发明内容

本发明提供一种数据存取方法、存储器控制电路单元以及存储器存储装置，可提高解码效率。

本发明的范例实施例提供一种数据存取方法，用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体抹除单元，所述多个实体抹除单元的每一实体抹除单元具有多个实体程序化单元。所述数据存取方法包括：读取实体程序化单元存储的码字，并计算所述码字包括的虚拟数据中比特值发生变化的比特变化比例；根据所述比特变化比例调整读取电压电平或对数可能性比值；以及利用调整后的所述读取电压电平或调整后的所述对数可能性比值对所述码字进行解码操作。

在本发明的一范例实施例中，上述根据所述比特变化比例调整所述读取电压电平或所述对数可能性比值的步骤包括：根据所述比特变化比例决定补偿值，并根据所述补偿值调整所述读取电压电平。

在本发明的一范例实施例中，上述根据所述比特变化比例调整所述读取电压电平或所述对数可能性比值的步骤包括：根据所述比特变化比例决定补偿值，并根据所述补偿值调整所述对数可能性比值。

在本发明的一范例实施例中，上述虚拟数据为比特全为1的数据。

在本发明的一范例实施例中，上述比特变化比例包括所述虚拟数据中比特1变化为0的比例。

在本发明的一范例实施例中，上述解码操作包括硬比特模式解码操作。所述数据存取方法包括：利用调整后的所述读取电压电平读取所述实体程序化单元存储的所述码字，并对所述码字进行所述硬比特模式解码操作。

在本发明的一范例实施例中，上述解码操作包括软比特模式解码操作。所述数据存取方法包括：根据调整后的所述对数可能性比值对所述码字进行所述软比特模式解码操作。

本发明的范例实施例提供一种存储器控制电路单元，用于控制可复写式非易失性存储器模块。所述存储器控制电路单元包括主机接口、存储器接口、错误检查与校正电路以及存储器管理电路。所述主机接口用以耦接至主机系统。所述存储器接口用以耦接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体抹除单元，所述多个实体抹除单元的每一实体抹除单元具有多个实体程序化单元。所述存储器管理电路耦接至所述主机接口、所述存储器接口以及所述错误检查与校正电路。所述存储器管理电路用以读取实体程序化单元存储的码字，并计算所述码字包括的虚拟数据中比特值发生变化的比特变化比例。所述存储器管理电路更用以根据所述比特变化比例调整读取电压电平或对数可能性比值。并且，所述错误检查与校正电路更用以利用调整后的所述读取电压电平或调整后的所述对数可能性比值对所述码字进行解码操作。