[发明专利]一种基于FPGA和射频芯片交互的自适应SPI通信系统及方法

说明书

本发明涉及SPI通信技术领域，尤其涉及FPGA和射频芯片通过SPI接口进行交互的通信系统及方法。此系统涉及三大模块，包括收发层模块：FPGA向射频芯片发送数据；同时接收射频芯片响应后，返送回FPGA的数据；归纳层模块：用于FPGA对接收到的来自射频芯片的数据进行判断，判断数据所对应SPI接口的时序，然后进行分类，最后存入寄存器；校验层模块：FPGA多次向射频芯片发送数据，并回读，检测回读数据和归纳层模块存储的数据是否一致；此方法提升开发效率，缩短开发周期，节省大量的开发时间。

技术领域

本发明涉及SPI通信技术领域，尤其涉及FPGA和射频芯片交互的，通用自适应SPI通信的方法。

背景技术

SPI(串行外设接口Serial Peripheral Interface)是一种全双工同步通信接口，采用4线制。FPGA通过SPI接口，将数据发送给射频芯片，而射频芯片接收到相应数据后，如果射频芯片能和FPGA进行通信，射频芯片会把所接收的数据返送回FPGA，从而实现数据的交互。正是因为SPI拥有操作简单，数据传输速率较高的优点，越来越多的射频芯片通过SPI接口和FPGA实现通信。

目前，很多射频芯片由于厂商以及型号的不同，所适用的SPI时序也不相同，这就给程序的编写带来了复杂性。其次，由于芯片手册的缺失以及时序要求精度的不完善等原因，这就导致存在以下问题：每一次FPGA和不同射频芯片交互时，都需要考虑到射频芯片的时序要求，从而需要修改不同的时钟周期，建立时间和保持时间，串行传输模式和传输数据位宽的配置程序，这直接降低了代码书写和波形仿真的效率，从而增加开发周期，导致开发进度受阻，影响项目进度。

发明内容

本发明目的在于，提供一种基于FPGA和射频芯片通信的，通用自适应的SPI通信系统及其方法，解决了FPGA通过SPI接口和射频芯片交互存在的开发效率低，开发周期长的问题。

为了实现上述目的，本发明所采用的技术方案为：一种基于FPGA和射频芯片交互的通用SPI通信系统，包括：

收发层：用于FPGA给射频芯片发送不同配置的数据，不同配置的数据是指不同时钟周期、不同极性相位、不同串行传输模式、不同建立和保持时间以及不同数据位宽的数据，这些配置对应数据的具体数值；同时并接收射频芯片发送给FPGA的数据；

归纳层：用于FPGA将接收到的射频芯片的不同数据存入寄存器，并判断出FPGA给射频芯片发送数据的配置；以及

校验层：用于验证FPGA发送的相应配置的数据，是否可以和射频芯片进行通信。

优选的，交互层模块向射频芯片发送不同配置的数据，并接收射频芯片发送给FPGA的数据，所有能接收到的数据都表示这些数据是FPGA可以和射频芯片进行通信的数据。归纳层模块将接收到的来自射频的数据存入寄存器，判断出相应的数据所代表的配置。校验层模块连续给射频芯片发送判断层模块寄存器里的数据，并回读，检验其配置的数据的稳定性。

本发明还提供了一种基于上述通信系统的通信方法，其特征在于，包括以下步骤：

S100、收发层模块发送给射频芯片不同配置的数据，其中有和射频芯片时序要求对齐的数据，这些数据写入射频芯片后，射频芯片会发送数据给FPGA，收发层模块同时接受数据。

S200、判断层模块接收来自射频芯片的数据，并将数据存放入寄存器，同时按照配置，即数据的数值，进行分类。

S300、校验层模块向射频芯片连续发送归纳层模块的数据，并回读，检测所读数据和所发数据的差异性和稳定性。

优选的，基于上述步骤，其特征在于：在步骤S300中，包括

S301、校验层模块向射频芯片发送的不同数据，是已经能从射频芯片返送回FPGA的正确的数据。