[发明专利]多片FPGA的收发同步方法、系统和超声控制设备

说明书

本发明涉及一种多片FPGA的收发同步方法，使用同源同频同相的参考时钟作为多片FPGA的输入参考时钟，分为发送端FPGA和接收端FPGA；在全部FPGA中配置锁相环，输入参考时钟产生相同频率的工作时钟；由发送端FPGA产生同步信号，接收端FPGA通过锁相环产生相同频率的同步时钟；然后由发送端FPGA使用工作时钟将同步信号的中心位置与同步时钟对齐后，将对齐后的同步信号发送至接收端FPGA；接收端FPGA使用同步时钟采集同步信号。本发明的方法严格保证了各片FPGA的同步，进一步保证了启动发射与接收的绝对时刻同步，避免了由于各片FPGA的时钟不同步引起的采样偏差，防止超声波信号发射与接收产生误差。

技术领域

本发明属于超声扫描技术领域，具体涉及多片FPGA的收发同步方法、系统和超声控制设备。

背景技术

超声系统中使用FPGA作为前端数据采集和波束合成技术的核心器件，常用增加通道数的方式来提高图像质量，然而通道数的增加必然伴随着FPGA引脚数的倍增，为了降低系统成本，可以使用多片低成本FPGA来共同来控制系统的发射与接收。然而就会涉及到多片FPGA发射与接收的同步问题，在一些特性的应用场合，需要严格保证超声系统的发射与接收完全同步，故需要一种使多片FPGA收发同步的方法、系统及相应的超声控制设备。

发明内容

基于现有技术中存在的上述缺点和不足，本发明的目的之一是至少解决现有技术中存在的上述问题之一或多个，换言之，本发明的目的之一是提供满足前述需求之一或多个的多片FPGA的收发同步方法、系统和超声控制设备。

为了达到上述发明目的，本发明采用以下技术方案：

一种多片FPGA的收发同步方法，包括如下步骤：

使用同源同频同相的参考时钟作为多片FPGA的输入参考时钟，多片FPGA包括一片发送端FPGA与多片接收端FPGA；

在全部FPGA中配置锁相环，输入参考时钟通过锁相环产生相同频率的工作时钟；

由发送端FPGA产生同步信号，接收端FPGA通过锁相环产生相同频率的同步时钟，同步时钟脉宽与同步信号的脉宽相等；

由发送端FPGA使用工作时钟将同步信号的中心位置与同步时钟对齐后，将对齐后的同步信号发送至接收端FPGA；

接收端FPGA使用同步时钟采集同步信号。

作为优选方案，锁相环配置为相位补偿模式。

作为优选方案，同步时钟频率为1/4工作时钟的频率。

作为优选方案，发送端FPGA将同步信号的中心位置与同步时钟对齐时，将同步信号的中心位置对齐到同步时钟的上升沿处。

另一方面，本发明还提供一种多片FPGA的收发同步系统，系统包括：

一片发送端FPGA和多片接收端FPGA，发送端FPGA和接收端FPGA被配置为具有锁相环；

参考时钟发送器，用于对发送端FPGA和接收端FPGA发送同源同频同相的输入参考时钟，输入参考时钟通过锁相环产生相同频率的工作时钟；

发送端FPGA还被配置为产生同步信号，接收端FPGA被配置为通过锁相环产生相同频率的同步时钟，发送端FPGA使用工作时钟将同步信号的中心位置与同步时钟对齐后，将对齐后的同步信号发送至接收端FPGA；接收端FPGA使用同步时钟采集同步信号。

作为优选方案，锁相环被配置为相位补偿模式。

另一方面，本发明还提供一种多片FPGA收发同步的超声控制设备，包括如述任一项的系统，还包括发射与接收链路，设备以接收端FPGA采集的同步信号作为触发条件启动发射与接收链路。

本发明与现有技术相比，有益效果是：