[发明专利]一种高速测试系统及其使用方法

说明书

本发明公开了一种高速测试系统，包括控制单元、数字图形发生单元、参数测试单元、高速信号传输单元和测试板，所述数字图形发生单元和所述参数测试单元均分别与所述控制单元信号连接，所述数字图形发生单元、所述参数测试单元和所述测试板均分别信号连接所述高速信号传输单元，所述参数测试单元包括信号连接的电源参数测试电路和多路数字IO口，多路数字IO口与所述高速信号传输单元信号连接。本申请还公开了所述高速测试系统的使用方法。其能全面快速地测试芯片的性能。

技术领域

本发明涉及芯片测试测试领域，尤其涉及一种高速测试系统及其使用方法。

背景技术

随着集成化的发展，芯片在电子电路中已经普及，芯片的性能对电子电路起到了关键作用，为了提高芯片的性能，在芯片出口时，都会对芯片的性能进行检测。

由于芯片的参数和功能较多，很多芯片企业对芯片的功能和参数是分开测试的，而导致测试芯片性能的速度很慢，或者不能全面地测试芯片的性能。

发明内容

为了克服现有技术的不足，本发明的目的之一在于提供一种高速测试系统，其能全面快速地测试芯片的性能；

本发明的目的之二在于提供一种高速测试系统的使用方法。

本发明的目的之一采用以下技术方案实现：

一种高速测试系统，包括控制单元、数字图形发生单元、参数测试单元、高速信号传输单元和测试板，所述数字图形发生单元和所述参数测试单元均分别与所述控制单元信号连接，所述数字图形发生单元、所述参数测试单元和所述测试板均分别信号连接所述高速信号传输单元，所述参数测试单元包括信号连接的电源参数测试电路和多路数字IO口，多路数字IO口与所述高速信号传输单元信号连接。

优选的，所述控制单元包括ARM处理器和CPLD芯片，所述ARM处理器通过所述CPLD芯片与所述数字图形发生单元信号连接。

优选的，所述数字图形发生单元包括四片FPGA芯片，所述CPLD芯片通过GPIO端口分别与四片FPGA芯片信号连接。

优选的，所述数字图形发生单元还包括四片SDRAM，所述FPGA芯片与所述SDRAM信号连接。

优选的，所述ARM处理器为Cortex-A9处理器，所述FPGA芯片为FPGA Kintex-7，所述测试板为老化板。

优选的，所述电源参数测试电路包括输入端S1、二极管V1、二极管V2、电源VCC和输出端S2，所述输入端S1与所述高速信号传输单元电性连接，所述输入端S1与所述二极管V1的阴极电性连接，所述电源VCC与所述二极管V1的阳极电性连接，所述输入端S1与所述二极管V2的阳极电性连接，所述二极管V2的阴极与所述输出端S2电性连接，所述输出端S2与所述控制单元电性连接。

优选的，所述高速信号传输单元包括用于减小信号串扰的圆弧弯曲带状连接器。

本发明的目的之二采用以下技术方案实现：

一种所述的高速测试系统的使用方法，包括：

步骤A：完成所述控制单元、所述数字图形发生单元和所述参数测试单元的配置和初始化；

步骤B：所述控制单元向所述数字图形发生单元输出测试命令，所述图形发生单元根据所述测试命令生成测试信号，所述图形发生单元把所述测试信号传输给所述高速信号传输单元；

步骤C：所述高速信号传输单元把所述测试信号传输给所述测试板，所述测试板对待测芯片进行功能测试；

步骤D：所述测试板把测试后的反馈信息通过所述高速信号传输单元回传至所述参数测试单元和所述数字图形发生单元，所述参数测试单元通过所述反馈信息对待测芯片的参数进行测试。