[发明专利]GOA电路、液晶面板及其驱动方法、显示装置

权利要求书

1.一种GOA电路，其特征在于，包括多个级联的GOA结构单元，每一级GOA结构单元包括：上拉控制电路、上拉电路、信号传输电路、下拉电路、 下拉维持电路、第一自举电容以及第二自举电容；

设N为正整数，在第N级GOA单元中：所述上拉控制电路的第一端接入起始触发信号或第N-1级GOA单元的级传信号，所述上拉控制电路的第二端接入起始触发信号或第N-1级GOA单元的扫描信号；

所述上拉电路的第一端与第一节点电性连接，所述上拉电路的第二端接入时钟信号或反向时钟信号；

所述传输电路的第一端与所述第一节点电性连接，所述传输电路的第二端接入所述时钟信号或反向时钟信号；

所述下拉电路的第一端接入第N+1级GOA单元的扫描信号，所述下拉电路的第二端与所述第一节点电性连接；

所述第一自举电容的第一端电性连接所述第一节点，所述第一自举电容的第二端接入扫描信号；

所述下拉维持电路的第一端电性连接第二节点，所述下拉维持电路的第二端电性连接所述第一节点并通过所述第一节点与所述上拉电路的第一端连接，所述下拉维持电路的第三端连接所述上拉控制电路的第三端；

所述第二自举电容的第一端接入时钟信号或反向时钟信号，所述第二自举电容的第二端与所述第二节点电性连接；

所述上拉控制电路包括第一薄膜晶体管，所述第一薄膜晶体管的栅极接入起始触发信号或第N-1级GOA单元的级传信号，源极接入起始触发信号或第N-1级GOA单元的扫描信号，漏极电性连接所述下拉维持电路；

所述下拉维持电路包括

第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接第二节点，源极接入第N级扫描信号，漏极接入第二低电平信号；

第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极接入第一低电平信号；

第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接所述第一薄膜晶体管的漏极，源极电性连接第二节点，漏极接入第一低电平信号；

当本级GOA单元不工作时，所述第一节点为低电位，所述第八薄膜晶体管关闭，所述第二节点为常压，当所述时钟信号或反向时钟信号突然上升时，通过所述第二自举电容控制所述第二节点，将所述第二节点电位拉升，此时所述第六薄膜晶体管、所述第七薄膜晶体管打开，使得所述第一节点和所述扫描信号不受所述时钟信号或反向时钟信号的影响，维持下拉状态。

2.根据权利要求1所述的GOA电路，其特征在于，所述上拉电路包括第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接所述第一节点，源极接入所述时钟信号或反向时钟信号，漏极输出所述第N级扫描信号。

3.根据权利要求1所述的GOA电路，其特征在于，所述传输电路包括第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接所述第一节点，源极接入所述时钟信号或反向时钟信号，漏极输出第N级级传信号。

4.根据权利要求1所述的GOA电路，其特征在于，所述下拉电路包括

第四薄膜晶体管，所述第四薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极电性连接所述第一节点，漏极接入第一低电平信号；

第五薄膜晶体管，所述第五薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极接入所述第N+1级GOA单元的扫描信号，漏极接入第二低电平。

5.一种液晶面板，其特征在于，包括如权利要求1至4中任一项所述的GOA电路。

6.一种如权利要求5所述的液晶面板的驱动方法，当本级GOA单元工作时，所述第一节点为高电位，第八薄膜晶体管打开，所述第二节点充电，此时所述时钟信号或反向时钟信号无法对第二节点控制，所述第二自举电容无作用，所述第二节点为低电位。

7.根据权利要求6所述的驱动方法，其特征在于，当本级GOA单元不工作时，所述第一节点为低电位，所述第八薄膜晶体管关闭，所述第二节点为常压，当所述时钟信号或反向时钟信号突然上升时，通过所述第二自举电容控制所述第二节点，将所述第二节点电位拉升，此时所述第六薄膜晶体管、所述第七薄膜晶体管打开，使得所述第一节点和所述扫描信号不受所述时钟信号或反向时钟信号的影响，维持下拉状态。

8.一种显示装置，其特征在于，包括如权利要求5所述的液晶面板。