[发明专利]一种低功耗存算一体系统的多芯片连接方法

说明书

本发明属于集成电路技术领域，尤其涉及一种低功耗存算一体系统的多芯片连接方法。本方法利用片上互联网络和PCIe通信协议，对存算一体芯片的片间互联进行高效、低功耗设计，优化了芯片间交互的事务布置和封包效率，同时对路由节点内部跳转通过裁切方式简化了路径选择，大大降低网络的死锁概率。该发明相较传统方案不仅硬件开销大大降低，传输效率也明显提升，而且解决了未来存算一体芯片系统在处理复杂神经网络算法硬件映射过程中的片间高效互联问题，本发明方法相对于传统方案，在低功耗、通用性方面均有明显提升。

技术领域

本发明属于集成电路技术领域，尤其涉及一种低功耗存算一体系统的多芯片连接方法。

背景技术

基于阻变存储器(以下简称RRAM)的存算一体芯片，是以RRAM器件为基本底层，组成交叉阵列构成基本的运算单元。相较于传统存储器，RRAM体现出了巨大优势：读写速度快，最快读写时间低于5ns；可靠性高，数据保持能力优秀，150℃下能够正常维持数据3000小时，耐擦写次数超过1012次；功耗低，可实现1pJ以下功耗编程；结构简单，不仅最小单元尺寸达到了4F²，还能支持三维集成，实现高密度存储。目前对于存算一体芯片的主流研究方向仍然主要集中在优化器件性能和组织芯片基本架构，而没有涉及到存算一体芯片之间的互联问题。以神经网络算法在交叉阵列上的映射为例，卷积神经网络AlexNet在存算一体芯片上的映射要用到几十个交叉阵列，交叉阵列上的输入布置和阵列间的数据交换全部根据AlexNet网络进行定制优化以专用电路(以下简称ASIC)形式出现。这种定制电路在能效上表现非常突出，但也存在巨大缺陷：首先当前神经网络算法层出不穷，定制化的设计只能针对某种算法进行特定的优化，目前想通过专用电路对所有算法进行兼容技术难度较大；其次，片内资源也不能无限扩展，面对更复杂的网络环境不能简单采取简单的资源堆叠形式，其数据调度难度和功耗都将大大提升，因此需要建立起巨大存算一体芯片系统。

存算一体芯片系统内部是由多个存算一体芯片构成的集群，阻变存储器不同于传统的运算器和处理器，主要区别在于阻变存储器运算的两个操作数需要分时部署到器件上，如乘法运算乘数与被乘数，一般在卷积运算中有一个是不变的，阻变存储器是模拟器件，通过控制输入电压既能够改变其本身的电导特性也能使其在某种状态下维持电导值不变。部署在器件上的电导值可以视为乘法中不变的被乘数，因此阻变存储器上的乘法映射两个输入需要分离。也正是这一特点，存算一体芯片的数据通路和控制通路往往采用分离设计，控制通路负责传输芯片的控制指令和网络权重部署，数据通路则负责传输网络的特征以及芯片的运算结果。

已有技术中总线连接方式是应用最广泛的系统连接方案，总线的跳转仅需经过总线仲裁即可实现主从设备的直连，高速总线运行速度快。但总线方式接口比较复杂，尤其是高速总线的标准接口一般都有几十个，对于片间传输非常不利。PCIe协议是英特尔公司提出的专用于计算机系统的高速互联协议，其优势在于底层采用了高速差分串行接口，极大简化了片间引脚数目；但在存算一体系统的应用中其面向计算机系统设置的复杂事务太过冗余，同时数据封包效率也相对低下，PCIe总线的树形连接方式极易因根节点堵塞导致网络局部瘫痪，且点对点的通信方式不够灵活。同时过于完备的设计在能耗上也存在较大局限，上电后网络的自训练过程效率也比较低下。最后是路由网络，路由网络灵活性非常好，底层接口可以通过优化设计精简数目，同时自适应能力较强；但路由网络的跳转一般比较复杂，过于灵活的网络构型容易产生死锁和活锁问题。

发明内容

本发明的目的是提出一种低功耗存算一体系统的多芯片连接方法，以实现存算一体芯片系统的多芯片互联进行定制化设计，以提高存算一体芯片系统的传输效率，并降低功耗。

本发明提出的一种低功耗存算一体系统的多芯片连接方法，包括以下步骤：

(1)对由低功耗存算一体芯片组成的网络中的路由节点进行编址，基址信息包括路由节点的横坐标和纵坐标；