[发明专利]一种低功耗存算一体系统的多芯片连接方法有效
申请号: | 202110497911.X | 申请日: | 2021-05-08 |
公开(公告)号: | CN113438171B | 公开(公告)日: | 2022-11-15 |
发明(设计)人: | 唐建石;臧浩名;吴华强;高滨;钱鹤 | 申请(专利权)人: | 清华大学 |
主分类号: | H04L45/74 | 分类号: | H04L45/74;H04L45/00 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 罗文群 |
地址: | 100084*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 功耗 一体 系统 芯片 连接 方法 | ||
1.一种低功耗存算一体系统的多芯片连接方法,其特征在于该方法包括以下步骤:
(1)对由低功耗存算一体芯片组成的网络中的路由节点进行编址,基址信息包括路由节点的横坐标和纵坐标;
(2)与一体芯片相连的上级主设备向与主设备相连的路由节点发送路由节点基址配置指令,路由节点上的本地指令解析单元解析出路由节点基址配置指令,根据路由节点基址配置指令对相应的路由节点基址寄存器赋值;并向路由器的中央开关发送使能信号;
(3)中央开关根据接收的使能信号分别通过x正向发送缓冲区、x负向发送缓冲区、y正向发送缓冲区和y负向发送缓冲区向相邻的其它路由节点发送与使能信号相应的节点基址配置指令;
(4)相邻路由节点通过相应的接收缓冲区接收基址配置指令,并将接收的基址配置指令发送到与上述接收缓冲区相应的链路指令解析单元,链路指令解析单元得到使能信号后,根据基址配置指令对相应的路由节点基址寄存器赋值,然后对赋值进行判断,若赋值失败,则生成一个基址寄存器赋值失败报文,并根据基址配置指令中的源基址值生成基址配置失败反馈指令;链路指令解析单元根据当前输入接口选择相应的发送缓冲区域将基址配置失败反馈指令发送到该发送缓冲区;若赋值成功,则进一步根据基址配置指令中的网络规模字段,对当前路由节点的位置进行判断,若当前路由节点处于网络的边缘位置,则生成一个基址配置成功反馈指令,并按照失败反馈指令的规则,将该基址配置成功反馈指令发送到相应发送缓冲区,若当前路由节点没有处于网络的边缘位置,则根据基址配置指令中的包头I/R值,将基址配置指令处理后发送到相应发送缓冲区,失败反馈指令的规则规:若当前基址配置指令中的待配基址字段与指令中的网络规模字段不同,则链路指令解析单元从路由节点的四个发送缓冲区中选择两个发送缓冲区,并向中央开关生成一个四位的发送请求,中央开关接收到该请求后对基址配置指令按发送缓冲区选择规则进行处理,并将处理后的基址配置指令发送到相应的发送缓冲区;
(5)遍历网络中的所有路由节点,重复步骤(4),若与主设备连接的路由节点接收到其他路由节点发送的基址配置失败反馈指令,则链路指令解析单元根据基址配置失败反馈指令中的源基址字段重新生成指定基址配置指令;链路指令解析单元根据重新生成指定基址配置指令生成一个四位的发送缓冲区选择请求,并将该请求发送到中央仲裁器;
(6)中央仲裁器接收到发送请求后,根据步骤(4)的发送缓冲区选择规则从四位的发送请求中选择一个输出仲裁结果,并将仲裁结果发送到中央开关,中央开关根据中央仲裁器的仲裁结果,选择相应的发送缓冲区,发送链路指令解析单元生成的指定基址配置指令;链路指令解析单元使其中的错误计数器加一,当接收到目的路由节点基址配置成功反馈指令时,则将错误计数器减一,当与主设备相连的路由节点接收到四个边角路由节点传输的基址配置成功反馈指令,并且错误计数器归零后,完成网络初始化;
(7)与一体芯片相连的上级主设备向路由节点发送一个特征配置指令,路由节点的指令解析单元收到特征配置指令后按照封包格式对特征配置指令进行封包,并将生成包头的目的基址字段与当前路由节点的基址寄存器进行对比,根据对比结果生成一个四位的发送缓冲区选择请求,中央仲裁器接收到发送请求后,将从四位的发送请求中选择一个输出仲裁结果,并将仲裁结果发送到中央开关,中央开关根据中央仲裁器的仲裁结果,选择相应的发送缓冲区,通过发送缓冲区向相邻的相应路由节点发送封包后的特征配置指令;
(8)相应的相邻路由节点接收特征配置指令后,触发指令解析单元对特征配置指令进行解析,若包头的目的地址与当前路由节点的基址寄存器值相等,则该特征配置指令为本地指令,指令解析单元将向本地仲裁器发起仲裁请求,等待仲裁通过后,对特征配置指令进行解包,并通过本地开关传入本地接收缓冲区,若包头的目的地址与当前路由节点的基址寄存器值不等,则该特征配置指令在网络上继续传播,指令解析单元向中央仲裁器发起一个四位的发送缓冲区选择请求,该请求为两种或一种,即两个“1”,仲裁通过后通过中央开关将指令传入相应发送缓冲区,直到特征配置指令到达目的路由器;
(9)存算一体芯片通过目的路由器向网络中的主设备返回计算结果;
(10)网络中的所有路由节点重复上述步骤(2)-步骤(9),实现低功耗存算一体系统中通过网络主设备和路由节点的多芯片连接。
2.如权利要求1所述的多芯片连接方法,其特征在于其中所述的步骤(6)中路由仲裁方法,包括以下步骤:
(1)路由节点中的5个指令解析单元和4个链路发送缓冲区组成的5×4维向量进行整合,得到一个5×4维的输入矩阵;
(2)对输入矩阵的每一列求和,从求和结果中选择最小的非零列作为下一步仲裁的输入;
(3)对输入矩阵中的每一行进行求和;
(4)设定步骤(2)的非零列中选择行求和结果为最小的请求为通过仲裁,将通过仲裁后的该列其他所有请求归零,同时该请求所在行的其他请求自动归零;
(5)遍历5×4维输入矩阵中的所有列,重复步骤(2)、步骤(3)和步骤(4),直到5×4维输入矩阵中的所有列被仲裁或出现全零列,结束仲裁。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110497911.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于大米加工生产用淘洗池
- 下一篇:一种改性石墨烯及其制备方法和应用