[发明专利]一种在忆阻器阵列模块的电路级验证中添加随机数的方法

说明书

本发明属于集成电路技术领域，尤其涉及一种在忆阻器阵列模块的电路级验证中添加随机数的方法。首先验证人员设定一个忆阻器阵列模块的寄存器传输级模型或行为级模型，对上述模型中的数据信号输出端口添加一个随机数，作为该模型的最后输出，根据SystemVerilog语言或Verilog语言中的条件编译语句，对随机数进行封装，得到一个封装模块，将封装模块的宏名称添加到用于忆阻器阵列模块的电路级验证的配置文件中。从电路级验证工作的角度来看，本发明方法使验证工作在电路级验证阶段就能提前预估了实际电路的一定随机偏差，可以更好地实现功能验证，让设计人员在芯片设计阶段进行调整。相比于已有技术，本发明减少了2个数量级的验证时间，节约了大量的人力物力成本。

技术领域

本发明属于集成电路技术领域，尤其涉及一种在忆阻器阵列模块的电路级验证中添加随机数的方法。

背景技术

忆阻器(以下简称RRAM)阵列模块的寄存器传输级模型(以下简称RTL)或行为级模型是指能够模拟实际的RRAM阵列模块功能的仿真模型，它们是通过硬件描述语言(SystemVerilog语言或Verilog语言)进行表示的。该模型的随机方案是指在原有模型的基础上，通过在其输出端注入随机数，使得模型的输出具备一定的随机性，能够模拟实际RRAM阵列模块的输出，以实现电路级的更有效验证。该方案在基于忆阻器的存算一体芯片从设计到实现的电路级验证工作中扮演着重要角色。

RRAM是一种新型存储器件，它是通过薄膜材料在不同的电阻状态之间的转换来实现数据存储的。基于忆阻器的存算一体技术的核心功能单元是RRAM阵列模块，它能够将存储与计算功能融为一体，但是该模块的实际电路是模拟的，并且其输出会因为IR drop、ADC(模数转换)、信噪比而产生随机误差累积的问题。因此对基于RRAM的存算一体芯片的验证往往用的是更高层次的抽象模型或数模混仿，前者难以实现电路级的功能验证，后者仿真时间长。电路级验证工作中往往使用简单的RRAM模型，只能进行简单的功能验证。但是电路级验证对芯片的成功流片是十分重要的，否则一旦功能验证有漏洞需要重复进行，就有可能造成大量的人力物力的浪费。

发明内容

本发明的目的是提出一种忆阻器阵列模块的电路级验证中添加随机数的方法，以实现忆阻器阵列模块的有效的功能验证，为RRAM阵列的RTL或行为级模型增加了输出随机注入的方案，提升了电路级验证工作的有效性。

本发明提出的忆阻器阵列模块的电路级验证中添加随机数的方法，包括以下步骤：

(1)验证人员设定一个忆阻器阵列模块的寄存器传输级模型或行为级模型，模型中包含控制信号的输入端口定义、输出端口定义和数据信号的输入端口定义、输出端口定义；

(2)对上述模型中的数据信号输出端口添加一个随机数，作为该模型的最后输出，该随机数的表达形式为SystemVerilog语言或Verilog语言写成的代码；

(3)根据SystemVerilog语言或Verilog语言中的编译语句，对步骤(2)随机数的SystemVerilog语言或Verilog语言的代码进行封装，得到一个封装模块，并为封装模块设定一个宏名称，所述的封装模块中的第一部分为由编译语句中的肯定语句封装的步骤(2)中的代码，封装模块中的第二部分为由编译语句中的否定语句封装的模型中数据输出端口的数据；

(4)将步骤(3)的封装模块的宏名称添加到用于忆阻器阵列模块的电路级验证的配置文件中，实现对忆阻器阵列模块的电路级验证中随机数的添加。

本发明提出的忆阻器阵列模块的电路级验证中添加随机数的方法，其优点是：