[发明专利]一种在忆阻器阵列模块的电路级验证中添加随机数的方法

权利要求书

1.一种忆阻器阵列模块的电路级验证中添加随机数的方法，其特征在于该方法包括以下步骤：

(1)验证人员设定一个忆阻器阵列模块的寄存器传输级模型或行为级模型，模型中包含控制信号的输入端口定义、输出端口定义和数据信号的输入端口定义、输出端口定义；

(2)对上述模型中的数据信号输出端口添加一个随机数，作为该模型的最后输出，该随机数的表达形式为SystemVerilog语言或Verilog语言写成的代码；

(3)根据SystemVerilog语言或Verilog语言中的编译语句，对步骤(2)随机数的SystemVerilog语言或Verilog语言的代码进行封装，得到一个封装模块，并为封装模块设定一个宏名称，所述的封装模块中的第一部分为由编译语句中的肯定语句封装的步骤(2)中的代码，封装模块中的第二部分为由编译语句中的否定语句封装的模型中数据输出端口的数据；

(4)将步骤(3)的封装模块的宏名称添加到用于忆阻器阵列模块的电路级验证的配置文件中，实现对忆阻器阵列模块的电路级验证中随机数的添加。

2.如权利要求1所述的电路级验证方法，其特征在于其中所述的步骤(3)和步骤(4)之间，还包括，若需要在步骤(1)的RRAM阵列模型中添加一个随机函数F，则对步骤(3)的已添加随机数的RRAM阵列模型的输出再次进行随机数配置，若不需要在步骤(3)的RRAM阵列模型中添加随机函数，则将步骤(2)中的输出作为步骤(2)中RRAM阵列模型的最后输出。

3.如权利要求2所述的电路级验证方法，其特征在于其中所述的随机函数F的宏名称，为步骤(3)的宏名称，或多个重复步骤(2)、步骤(3)和步骤(4)进行随机数配置得到的宏名称，根据验证需要自由进行添加。

4.如权利要求1所述的电路级验证方法，其特征在于其中所述的添加随机数的方法为：

当设定的模型为寄存器传输级模型时，则在例化模型的验证模块中对相应模型的每一路输出数据端口添加一个随机数，添加随机数的方法为：每一路输出数据端口的前(X-N)bit不变，后Nbit为通过随机函数F随机生成的一个随机数，随机数取值范围为+(2^N-1)到－2^N，最后通过位接的方式，将前(X-N)bit和后Nbit连接起来，形成Xbit的数，作为该模型的输出；

当设定的模型为行为级模型时，则在该行为级模型的每一路输出数据的尾部添加一个随机数；添加随机数的方法为：每一路输出数据端口的前(X-N)bit不变，后Nbit为通过随机函数F随机生成的一个随机数，随机数取值范围为+(2^N-1)～－2^N，最后通过位接的方式，将前(X-N)bit和后Nbit连接起来，形成Xbit的数，作为该模型的输出。

5.如权利要求4所述的电路级验证方法，其特征在于其中所述的随机数函数F为非均匀分布函数、均匀分布函数、高斯分布函数、Perlin噪声函数或伪函数中的任意一种。