[发明专利]单芯片系统

说明书

本发明涉及一种单芯片系统，包含第一、第二中央处理器与第一、第二紧密耦合存储器。该第一中央处理器包含第一核心电路、第一一级存储器接口及第一二级存储器接口。该第一紧密耦合存储器直接耦接于该第一一级存储器接口且包含第一信箱。该第二中央处理器包含有第二核心电路、第二一级存储器接口及第二二级存储器接口。该第二紧密耦合存储器直接耦接该第二一级存储器接口且包含第二信箱。当该第一中央处理器向该第二紧密耦合存储器中的第二信箱发送一命令时，该第二核心电路直接从该第二信箱中读取该命令，而无需经过该第二二级存储器接口。

技术领域

本发明有关于一种包含有多个中央处理器(central processing unit,CPU)的单芯片系统(system on chip,SoC)。

背景技术

在包含有多个中央处理器的传统单芯片系统中，每个中央处理器具有其自己的信箱，用于接收来自其他中央处理器的讯息或命令。以具有进阶精简指令集机器(AdvancedRISC Machine,ARM)结构的单芯片系统为例，中央处理器可藉由一高级可扩展接口(advanced extensible interface,AXI)导线相互通信，该中央处理器和其自己的信箱之间的一接口是一高级高性能总线(advanced high performance bus,AHB)，且该中央处理器需通过该高级高性能总线桥接器来与该信箱及/或其他周边暂存器/存储器进行通信。在上述结构中，当第一中央处理器通过该高级可扩展接口互连电路来向第二中央处理器的信箱发送一讯息，且该信箱向该第二中央处理器发送中断信号以通知该第二中央处理器读取该讯息时，该第二中央处理器需通过需要接口转换的高级高性能总线桥接器来向该信箱发送读取命令，并且该高级高性能总线桥接器中的接口转换便意味着更长的信号延迟，也就是说，在多个中央处理器之间频繁通信的情况下，单芯片系统的低效率可能会十分明显。

发明内容

因此，本发明的目的之一在于提供一种单芯片系统，其在一级存储器系统中设计信箱，以解决上述提到的问题。

根据本发明的一实施例，揭露了一种单芯片系统，其包含有一第一中央处理器、一第一紧密耦合存储器、一第二中央处理器以及一第二紧密耦合存储器。该第一中央处理器包含有一第一核心电路、一第一一级存储器接口以及一第一二级存储器接口。该第一紧密耦合存储器是直接耦合于该第一一级存储器接口，且该第一紧密耦合存储器包含有一第一信箱。该第二中央处理器包含有一第二核心电路、一第二一级存储器接口以及一第二二级存储器接口。

该第二紧密耦合存储器是直接耦合于该第二一级存储器接口，且该第二紧密耦合存储器包含有一第二信箱。当该第一中央处理器向该第二紧密耦合存储器中的第二信箱发送一命令时，该第二核心电路直接从该第二信箱中读取该命令，而无需经过该第二二级存储器接口。

根据本发明的另一实施例，揭露了一种单芯片系统，其包含有一第一中央处理器、一第一紧密耦合存储器、一第二中央处理器、一第二紧密耦合存储器以及一快闪存储器控制器。该第一中央处理器包含有一第一核心电路、一第一一级存储器接口以及一第一二级存储器接口。该第一紧密耦合存储器是直接耦合于该第一一级存储器接口，且该第一紧密耦合存储器包含有一第一信箱。该第二中央处理器包含有一第二核心电路、一第二一级存储器接口以及一第二二级存储器接口。该第二紧密耦合存储器是直接耦合于该第二一级存储器接口，且该第二紧密耦合存储器包含有一第二信箱。该快闪存储器控制器是用来存取一单芯片系统外部的快闪存储器模块。当该第一中央处理器向该第二紧密耦合存储器中的第二信箱传送一存取命令时，该第二核心电路直接从该第二信箱中读取该存取命令，而无需经过第二二级存储器接口；且该第二核心电路另向该快闪存储器控制器传送对应该存取命令之一命令，以控制该快闪存储器控制器来存取该快闪存储器模块。

附图说明

图1为依据本发明一实施例的单芯片系统的示意图。

图2为依据本发明一实施例的图1所示的核心电路的操作的流程图。

图3为依据本发明另一实施例的单芯片系统的示意图。