[发明专利]一种基于FPGA的后向投影快速成像架构设计方法

说明书

本发明公开了一种基于FPGA的后向投影快速成像架构设计方法，该方法以流水线的方式执行以下步骤：获取成像网格信息以及经过距离向脉冲压缩处理的回波数据，并将回波数据载入片内缓存，成像网格信息提取自回波数据；根据成像网格信息生成像素点数据；根据像素点数据进行雷达阵元的双基地距离运算，以获得双基地距离数据；调用双基地距离数据和回波数据进行后向投影运算的并行处理，以获得成像中间数据；对成像中间数据进行相干累加，以获得成像结果数据。本发明实施例以流水线的方式执行各个步骤，有利于提高数据处理的效率，基于雷达阵元的双基地距离数据的收发分离特性，进行后向投影运算的并行处理，有利于提高后向投影成像速度。

技术领域

本发明涉及雷达技术领域，特别涉及一种基于FPGA的后向投影快速成像架构设计方法。

背景技术

随着雷达成像技术的不断发展，雷达成像技术在军事和民用领域逐渐得到推广，例如应用在毫米波人体成像安检产品上。目前，雷达成像技术的主要算法分为频域成像算法和时域成像算法，其中，时域成像算法主要包括后向投影算法(Back Projection,简称BP)。

由于BP算法的计算量大，为了满足用户对成像速度的需求，实现BP算法的硬件架构由传统的基于CPU的硬件架构逐渐发展成基于CPU+GPU的硬件架构。基于CPU+GPU的硬件架构利用了CPU的串行处理和GPU的并行处理相结合的方式来提高成像速度。然而，随着技术的不断发展，基于CPU+GPU的硬件架构已不能够满足用户对成像速度和运算功耗的要求。为此，需要提出一种成像速度更快、运算功耗更低的后向投影成像架构。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种一种基于FPGA的后向投影快速成像架构设计方法，能够提高后向投影成像速度。

第一方面，根据本发明实施例的基于FPGA的后向投影快速成像架构设计方法，以流水线的方式执行以下步骤：

获取成像网格信息以及经过距离向脉冲压缩处理的回波数据，并将所述回波数据载入片内缓存；

根据所述成像网格信息生成成像网格的像素点数据；

根据所述像素点数据进行雷达阵元的双基地距离运算，以获得双基地距离数据；

调用所述双基地距离数据和所述回波数据进行后向投影运算的并行处理，以获得成像中间数据；

对所述成像中间数据进行相干累加，以获得成像结果数据。

根据本发明实施例的基于FPGA的后向投影快速成像架构设计方法，至少具有如下有益效果：

本发明实施例以流水线的方式执行各个步骤，有利于提高数据处理的效率，基于雷达阵元的双基地距离数据的收发分离特性，进行后向投影运算的并行处理，有利于提高后向投影成像速度。

根据本发明的一些实施例，在所述片内缓存划分出第三缓存区和第四缓存区，所述第三缓存区用于以乒乓存取的方式存取所述回波数据，所述第四缓存区用于以乒乓存取的方式存取所述成像中间数据。

根据本发明的一些实施例，所述第三缓存区按照雷达接收阵元和雷达发射阵元的二维象限进行物理地址编码的方式对所述回波数据进行存取。

根据本发明的一些实施例，所述第四缓存区按照交织地址的方式对所述成像中间数据进行存取。

根据本发明的一些实施例，采用多个级联的后向投影计算内核进行所述后向投影运算，所述后向投影计算内核包括多个并行级联的反投运算基本单元，所述双基地距离数据交叉存储在所述反投运算基本单元的缓存中。