[发明专利]一种基于FPGA的后向投影快速成像架构设计方法

权利要求书

1.一种基于FPGA的后向投影快速成像架构设计方法，其特征在于，以流水线的方式执行以下步骤：

获取成像网格信息以及经过距离向脉冲压缩处理的回波数据，并将所述回波数据载入片内缓存；

根据所述成像网格信息生成成像网格的像素点数据；

根据所述像素点数据进行雷达阵元的双基地距离运算，以获得双基地距离数据；

调用所述双基地距离数据和所述回波数据进行后向投影运算的并行处理，以获得成像中间数据，其中，采用多个级联的后向投影计算内核进行所述后向投影运算，所述后向投影计算内核包括多个并行级联的反投运算基本单元，每个所述反投运算基本单元包括第一缓存区和第二缓存区，位于同一列的所述反投运算基本单元的第一缓存区用于存储相同的接收方向单基地距离数据，位于同一行的所述反投运算基本单元的第二缓存区用于存储相同的发射方向单基地距离数据，其中，所述接收方向单基地距离数据用于表征双基地距离数据中雷达接收阵元到相应像素点之间的距离，所述发射方向单基地距离数据用于表征双基地距离数据中雷达发射阵元到相应像素点之间的距离；

对所述成像中间数据进行相干累加，以获得成像结果数据。

2.根据权利要求1所述的基于FPGA的后向投影快速成像架构设计方法，其特征在于，在所述片内缓存划分出第三缓存区和第四缓存区，所述第三缓存区用于以乒乓存取的方式存取所述回波数据，所述第四缓存区用于以乒乓存取的方式存取所述成像中间数据。

3.根据权利要求2所述的基于FPGA的后向投影快速成像架构设计方法，其特征在于，所述第三缓存区按照雷达接收阵元和雷达发射阵元的二维象限进行物理地址编码的方式对所述回波数据进行存取，所述第四缓存区按照交织地址的方式对所述成像中间数据进行存取。

4.根据权利要求1所述的基于FPGA的后向投影快速成像架构设计方法，其特征在于，每个所述反投运算基本单元还包括第五缓存区，所述第五缓存区用于存储所述后向投影运算所需的所述回波数据。

5.根据权利要求1或4所述的基于FPGA的后向投影快速成像架构设计方法，其特征在于，采用动态门控时钟的方式对所述后向投影计算内核进行功耗控制。

6.一种FPGA架构，其特征在于，包括：

高带宽存储单元；

总线控制单元，用于获取成像网格信息以及经过距离向脉冲压缩的回波数据；

内存管理单元，用于接收所述回波数据并将所述回波数据存储至所述高带宽存储单元；

像素网格生成控制单元，用于接收所述成像网格信息，并根据所述成像网格信息生成像素点数据；

双基地距离计算单元，用于根据所述像素点数据进行雷达阵元的双基地距离运算，以获得双基地距离数据；

后向投影计算内核，用于调用所述双基地距离数据和所述回波数据进行后向投影运算的并行处理，以获得成像中间数据，所述后向投影计算内核包括多个并行级联的反投运算基本单元，每个所述反投运算基本单元包括第一缓存区和第二缓存区，位于同一列的所述反投运算基本单元的第一缓存区用于存储相同的接收方向单基地距离数据，位于同一行的所述反投运算基本单元的第二缓存区用于存储相同的发射方向单基地距离数据，其中，所述接收方向单基地距离数据用于表征双基地距离数据中雷达接收阵元到相应像素点之间的距离，所述发射方向单基地距离数据用于表征双基地距离数据中雷达发射阵元到相应像素点之间的距离；

所述内存管理单元还用于对所述成像中间数据进行相干累加，以获得成像结果数据。

7.一种后向投影成像架构，其特征在于，包括：

第一FPGA模块，用于获取外部输入的回波采样数据，并对所述回波采样数据进行距离向脉冲压缩处理，以获得回波数据，以及用于从所述回波数据中提取成像网格信息；

第二FPGA模块，配置有如权利要求6所述的FPGA架构，所述第二FPGA模块通过芯片间互连总线与所述第一FPGA模块连接，所述第二FPGA模块用于接收所述回波数据和所述成像网格信息，并根据所述回波数据和所述成像网格信息进行后向投影成像处理，以获得成像结果数据，以及用于将所述成像结果数据返回至所述第一FPGA模块，用以进行所述成像结果数据的对外输出。

8.一种后向投影成像设备，其特征在于，包括如权利要求7所述的后向投影成像架构。