[发明专利]像素阵列基板中的电隔离及相关方法

权利要求书

1.一种像素阵列基板，包括：

半导体基板，包括像素阵列、后表面以及与所述后表面相对的前表面；以及

保护环，由掺杂的半导体形成，包围所述像素阵列，并从所述前表面延伸到所述半导体基板中，

其中，所述后表面形成沟槽，所述沟槽延伸到所述半导体基板中并且与所述保护环重叠。

2.根据权利要求1所述的像素阵列基板，其中所述沟槽延伸到所述半导体基板中达到沟槽深度，所述保护环延伸到所述半导体基板中达到环深度，所述沟槽深度加上所述环深度足够长到超过所述半导体基板的基板厚度。

3.根据权利要求1所述的像素阵列基板，其中所述保护环由p型掺杂的半导体形成。

4.根据权利要求1所述的像素阵列基板，进一步包括第二保护环，所述第二保护环由p型掺杂的半导体形成，包围所述保护环，并且从所述前表面延伸到所述半导体基板中。

5.根据权利要求4所述的像素阵列基板，进一步包括第二沟槽，所述第二沟槽由所述后表面形成并且与所述第二保护环重叠。

6.根据权利要求5所述的像素阵列基板，其中所述第二沟槽延伸到所述半导体基板中达到第二沟槽深度，所述第二保护环延伸到所述半导体基板中达到第二环深度，所述第二沟槽深度加上所述第二环深度足够长到跨越所述半导体基板的基板厚度。

7.根据权利要求6所述的像素阵列，进一步包括第三保护环，所述第三保护环包围所述保护环并且被所述第二保护环包围，所述第三保护环从所述前表面延伸到所述半导体基板中并且由n型掺杂的半导体材料形成。

8.根据权利要求6所述的像素阵列基板，进一步包括在所述后表面上沿所述沟槽和所述第二沟槽形成的高κ钝化层。

9.根据权利要求6所述的像素阵列基板，其中所述沟槽和所述第二沟槽填充有氧化物。

10.一种用于减少进入像素阵列基板的像素阵列中的泄漏电流的方法，包括：

对半导体基板进行掺杂以形成保护环，所述保护环从前表面延伸到所述半导体基板中，包围像素阵列，排除外围区域，并且阻挡电流的流动；以及

将沟槽形成到所述半导体基板的后表面中，所述沟槽穿入所述后表面并且与所述保护环重叠，所述后表面与所述前表面相对，所述保护环和所述沟槽被配置为阻挡在所述像素阵列与所述外围区域之间的电流的流动。

11.根据权利要求10所述的方法，其中形成所述沟槽包括蚀刻所述后表面，直到所述沟槽延伸到所述保护环中。

12.根据权利要求10所述的方法，进一步包括用高κ钝化层涂覆所述沟槽。

13.根据权利要求10所述的方法，进一步包括用氧化物填充所述沟槽。

14.根据权利要求10所述的方法，其中所述掺杂包括用p型掺杂剂对所述半导体基板进行掺杂。

15.一种用于减少跨像素阵列基板的泄漏电流的方法，包括：

对半导体基板进行掺杂以形成保护环，所述保护环从前表面延伸到所述半导体基板中，包围所述半导体基板的第一区域，排除所述半导体基板的第二区域，并且当所述第一区域被供给第一电压且所述第二区域被供给第二电压时，阻挡电流的流动；以及

将沟槽形成到所述半导体基板的后表面中，所述沟槽穿入所述后表面并且与所述保护环重叠，所述后表面与所述前表面相对，所述保护环和所述沟槽被配置为阻挡在所述第一区域与所述第二区域之间的电流的流动。

16.根据权利要求15所述的方法，其中掺杂包括在所述半导体基板的围绕像素阵列的外围区域中形成所述保护环。