[发明专利]半导体器件

说明书

本发明涉及高度集成的存储器单元和具有所述存储器单元的半导体器件。根据一个实施例，一种半导体器件包括：多个存储器单元，所述多个存储器单元垂直地层叠在基础衬底上，所述多个存储器单元中的每一个包括：位线，其从所述基础衬底垂直地定向；电容器，其与所述位线水平地间隔开；有源层，其被水平地定向在所述位线与所述电容器之间；字线，其位于所述有源层的上表面和下表面中的至少一个上，并且在与所述有源层交叉的方向上水平地延伸；以及覆盖层，其位于所述字线与所述位线之间，并且包括低k材料和气隙中的至少一种。

相关申请的交叉引用

本申请要求2020年7月7日提交的申请号为10-2020-0083557的韩国专利申请的优先权，其全部内容通过引用合并于本文中。

技术领域

本公开的实施例涉及半导体器件，并且更具体地，涉及存储器单元和包括所述存储器单元的半导体器件。

背景技术

近来，为了增大存储器件的净裸片，存储器单元已经持续地缩小。

尽管缩小的存储器单元应该使得寄生电容(Cb)减小和电容增加，但是由于存储器单元的结构限制而难以增大净裸片。

发明内容

根据本公开的实施例，提供了高度集成的存储器单元以及具有所述存储器单元的半导体器件。

根据一个实施例，一种半导体器件包括：多个存储器单元，其垂直地层叠在基础衬底上，所述多个存储器单元中的每一个包括：位线，其从所述基础衬底垂直地定向；电容器，其与所述位线水平地间隔开；有源层，其被水平地定向在所述位线和所述电容器之间；字线，其位于所述有源层的上表面和下表面中的至少一个上，并且在与所述有源层交叉的方向上水平地延伸；以及覆盖层，其位于在所述字线与所述位线之间，并且包括低k材料和气隙中的至少一种。

根据一个实施例，一种半导体器件包括：基础衬底，其包括外围电路单元；位线，从所述基础衬底垂直地定向；字线，其与所述位线和所述基础衬底间隔开，并且在与所述位线交叉的方向上水平地延伸；以及覆盖层，其包括位于所述字线与所述位线之间的气隙。

根据一个实施例，半导体器件包括：位线，其从基础衬底在第一方向上垂直地延伸；电容器，其沿着与所述基础衬底平行的第二方向与所述位线间隔开；有源层，其沿着从所述位线到所述电容器的第二方向水平地延伸；字线，其位于所述位线与所述电容器之间，并且在第三方向上水平地延伸而与所述有源层接触；以及覆盖层，其位于所述字线与所述位线之间，其中，所述覆盖层包括低k材料和气隙。

所述覆盖层可以包括第一氧化硅层和包围所述第一氧化硅层的第二氧化硅层。所述第一氧化硅层可以包括气隙嵌入的掺杂碳的氧化硅，并且所述第二氧化硅层可包括无掺杂碳的氧化硅。

所述覆盖层可以包括氧化硅层和包围所述氧化硅层的氮化硅层。所述氧化硅层可以包括气隙嵌入的掺杂碳的氧化硅，并且氮化硅层可以包括无掺杂碳的氮化硅。

根据本公开的实施例，所述覆盖层形成在所述位线与所述字线之间。因此，可以在所述位线与所述字线之间确保足够的物理距离。

根据本公开的实施例，可以通过内衬材料来抑制接缝的横向迁移。因此，可以防止字线的穿孔。

根据本公开的实施例，低k材料和气隙形成在所述位线与所述字线之间。因此，可以减小在所述位线与所述字线之间的寄生电容。

附图说明

图1A是示出根据本公开的一个实施例的半导体器件的立体图。

图1B是沿着图1A的线A-A’截取的布局。

图1C是沿着图1B的线B-B’截取的截面图。

图1D是示意性地示出覆盖层CPL的立体图。

图2是根据本公开的一个实施例的半导体器件的布局图。