[发明专利]识别存储器装置中的高阻抗故障

说明书

本申请案是针对识别存储器装置中的高阻抗故障。存储器装置可执行将第一逻辑状态写入到存储器单元的第一写入操作。在所述第一写入操作期间，所述存储器装置可在供应线和控制线之间建立连接，所述控制线与施加耦合到所述存储器单元的数字线的驱动器的输出相关联。在执行所述第一操作之后，所述存储器装置可将所述供应线配置于浮动状态。在所述供应线浮动之后，所述存储器装置可执行将第二逻辑状态写入到所述存储器单元的第二写入操作。所述存储器装置可执行用于读取所述存储器单元的第三操作。所述存储器装置可基于所述读取操作的结果确定所述供应线或控制线的条件。

交叉参考

本专利申请案要求2020年4月28日由米勒等人提交的标题为“识别存储器装置中的高阻抗故障(IDENTIFYING HIGH IMPEDANCE FAULTS IN A MEMORY DEVICE)”的第16/860,498号美国专利申请案的优先权，所述美国专利申请案让与给本受让人且以全文引用的方式并入本文。

技术领域

技术领域涉及识别存储器装置中的高阻抗故障。

背景技术

下文大体上涉及一或多个存储器系统，且更具体来说涉及识别存储器装置中的高阻抗故障。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程到两个支持状态中的一个，常常由逻辑1或逻辑0来标示。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述状态中的任一个。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。

改进存储器装置可包含增大存储器单元密度、增大读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本，以及其它量度。

发明内容

描述了一种方法。所述方法可包含：执行用于将第一逻辑状态写入到与数字线耦合的存储器单元的第一操作；至少部分地基于执行所述第一操作在供应线和与施加所述数字线的驱动器的输出相关联的控制线之间建立连接；在所述连接建立的同时至少部分地基于执行所述第一操作将所述供应线配置于浮动状态；在所述连接建立的同时且在执行所述第一操作之后，至少部分地基于将所述供应线配置于所述浮动状态而执行用于将第二逻辑状态写入到所述存储器单元的第二操作；以及执行用于读取所述存储器单元的第三操作，其中所述供应线或所述控制线的条件是至少部分地基于所述第三操作的结果确定的。

描述了一种设备。所述设备可包含：存储器单元；驱动器，其与控制线和供应线耦合，其中控制线与用于存储器单元的存取操作相关联；第一逻辑，其经配置以产生用于在接收到对存储器单元进行写入的第一命令之后激活驱动器的第一信号且经配置以至少直到接收到对存储器单元进行写入的第二命令为止激活驱动器；以及第二逻辑，其经配置以在接收到第一命令之后且在接收到第二命令之前产生用于隔离供应线与电压源的第二信号。