[发明专利]数据传输电路、方法及存储装置

说明书

本申请涉及一种数据传输电路、方法及存储装置，比较模块将全局数据和总线数据进行比较，以输出全局数据与总线数据不相同的位数是否超过预设阈值的比较结果；修正模块根据校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；第一数据转换模块在所述比较结果超过预设阈值的情况下，将修正后数据取反后传输至数据总线，并在比较结果未超过预设阈值的情况下，将修正后数据传输至数据总线，第一数据转换模块还输出用于表征所述比较结果是否超过预设阈值的标记信号；恢复模块根据标记信号的值将数据总线上的数据或取反后的数据传输至所述串并转换模块。本申请减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。

技术领域

本申请涉及半导体存储技术领域，特别是涉及一种数据传输电路、方法及存储装置。

背景技术

随着半导体技术的快速发展，半导体存储装置的存储单元阵列中存储单元的密度及数量不断增加，以满足市场对半导体存储装置的存储能力的需求。为了提高半导体存储装置写入数据或读出数据的速度及效率，一般采用预取(prefetch)的方式向半导体存储装置中写入数据或读出数据。

存储单元阵列中存储单元的密度及数量的增加导致数据焊盘与存储单元之间数据传输路径的长度增加，导致数据传输过程中的耗电量显著增加。

如果能够在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性，将有效地提高半导体存储装置的节能性能及存储性能。

发明内容

基于此，有必要针对上述背景技术中的技术问题，提供一种数据传输电路、方法及存储装置，在保证存储单元阵列中存储单元的密度及数量不减少，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。

为实现上述目的及其他目的，本申请的一方面提供了一种数据传输电路，包括比较模块、修正模块、第一数据转换模块及恢复模块，比较模块与全局数据线及数据总线均电连接，用于接收所述全局数据线上的全局数据和所述数据总线上的总线数据，并将所述全局数据和所述总线数据进行比较，以输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；修正模块与所述全局数据线电连接，用于接收所述全局数据和所述全局数据线上的校验码数据，并根据所述校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；第一数据转换模块与所述数据总线、所述比较模块及所述修正模块均电连接，用于在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线，所述第一数据转换模块还输出用于表征所述比较结果是否超过预设阈值的标记信号；恢复模块与所述数据总线、串并转换模块均电连接，用于根据所述标记信号的值将所述数据总线上的数据或取反后的数据传输至所述串并转换模块。

于上述实施例中的数据传输电路中，通过设置比较模块比较全局数据线上的全局数据和数据总线上的总线数据，并输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；并设置修正模块根据接收的校验码数据对全局数据进行检错和/或纠错，以生成修正后数据；使得第一数据转换模块在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线，所述第一数据转换模块还输出用于表征所述比较结果是否超过预设阈值的标记信号；并使得恢复模块能够根据所述标记信号的值将所述数据总线上的数据或取反后的数据传输至串并转换模块，以经由串并转换模块、数据焊盘批量化输出读出的数据。本实施例在没有改变读出数据传输路径的前提下减少读出数据经由全局数据线、数据总线及串并转换模块批量化输出过程中数据翻转的次数，有效地减少读出数据传输过程中的耗电量；由于读出的数据为修正模块检错和/或纠错之后的数据，保证了读出数据的准确性。因而，本实施例在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。