[发明专利]一种滤波装置、信号处理方法及电子设备

说明书

本发明公开一种滤波装置、信号处理方法及电子设备，涉及射频信号处理技术领域。滤波装置包括：移位寄存器以及与移位寄存器通信的数据处理器；移位寄存器用于基于输入信号序列进行数据处理得到移位信号序列；数据处理器用于基于移位信号序列进行数据抽取得到抽取信号序列；基于抽取信号序列进行逻辑运算处理得到输出信号序列。信号处理方法的执行主体为上述技术方案的滤波装置。本发明提供的方法首先进行数据抽取，得到抽取信号，再进行逻辑运算处理，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

技术领域

本发明涉及射频信号处理技术领域，尤其涉及一种滤波装置、信号处理方法及电子设备。

背景技术

随着无线通信技术的发展，直接射频架构的接收机得到了广泛应用。直接射频架构的接收机可以直接对射频信号进行采样，以得到高采样率的数据。在得到高采样率的数据后，可以采用数字下变频器对该高采样率的数据进行处理。

目前，数字下变频器中决定整体电路性能的关键组成部分是抽取滤波器组，抽取滤波器组的功能是滤除信号中的噪声，同时降低信号的采样率。通常抽取滤波器组是由多个抽取滤波器级联组成，抽取滤波器可以是有限冲激响应滤波器(Finite ImpulseResponse Digital Filter，FIR)。通常的抽取滤波器包括依次连接的寄存器、抽取单元、乘法器和加法器，也即是，先对信号进行抽取再进行逻辑运算，以降低信号的采样率。

但是，乘法器和加法器的延迟随着数据位宽的增加而变大，导致数据处理速度和精度被降低，导致抽取滤波器无法在较高的时钟频率下正常工作，进一步的，导致抽取滤波器可接受的输入信号带宽范围减小。

发明内容

本发明的目的在于提供一种滤波装置、信号处理方法及电子设备，以解决抽取单元无法在较高的时钟频率下正常工作，导致抽取单元可接受的输入信号带宽范围减小的问题。

第一方面，本发明提供一种滤波装置，包括：移位寄存器以及与所述移位寄存器通信的数据处理器；其中，

所述移位寄存器用于基于输入信号序列进行数据处理，得到移位信号序列；

所述数据处理器用于基于所述移位信号序列进行数据抽取，得到抽取信号序列；基于所述抽取信号序列进行逻辑运算处理，得到输出信号序列。

采用上述技术方案的情况下，该滤波装置通过数据处理器用于基于所述移位信号序列进行数据抽取，得到抽取信号序列；基于所述抽取信号序列进行逻辑运算处理，得到输出信号序列，使得该滤波装置在不改变滤波的工作原理基础上，数据处理器首先进行数据抽取，得到抽取信号，进一步的，再进行逻辑运算处理，与传统的滤波装置相比，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，进一步的，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

在一种可能的实现方式中，所述数据处理器用于基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；基于所述抽取和信号序列进行乘法运算处理，得到输出信号序列。

在一种可能的实现方式中，所述数据处理器包括抽取单元和逻辑运算电路，所述移位寄存器和所述抽取单元连接，所述抽取单元和所述逻辑运算电路连接。

在一种可能的实现方式中，所述逻辑运算电路包括加法子电路和乘法子电路，所述抽取单元和所述加法子电路连接，所述加法子电路和所述乘法子电路连接；

所述加法子电路用于基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；

所述乘法子电路用于基于所述抽取和信号序列进行乘法运算处理，得到输出信号序列。