[发明专利]一种基于小数锁相环频率综合器的新型调制器

说明书

本发明公开一种基于小数锁相环频率综合器的新型调制器，采用三级级联结构，所述三级级联机构包括第一级结构、第二级结构和第三级结构且三级的结构一致；本发明将每一级的两种输出信号相加的结果作为作为积分器的输入，并返回到寄存器作为输入端，改进了传统的DSM的结构，在不增加硬件复杂度的前提下滤除了小数杂散，避免了传统DSM采用减小小数杂散的方式比较耗费硬件资源的问题，灵活性较高，实用性较强。

技术领域

本发明涉及数字通信技术领域，尤其涉及一种基于小数锁相环频率综合器的新型调制器。

背景技术

在当今的数字通信系统中，由于奈奎斯特采样技术容易受到元件匹配、电路的非理想性以及大功率量化噪声干扰等的影响，而逐渐被过采样技术所取代，过采样是指使用频率远高于奈奎斯特频率的频率对输入信号进行采样，由于量化比特的位数保持不变，故总的量化噪声功率保持不变，但量化噪声的功率由于采样频率的提高而分布到更多的频点，因此相应的信号带内的量化噪声功率谱密度减小，进而提高通信系统的信噪比，但是单独使用过采样技术对信噪比的性能提升并不是很明显，所以过采样技术还常常结合噪声整形技术一起使用，因此同时具有过采样和噪声整形能力的delta-sigma调制器被广泛地应用于当今的无线通信系统中；

传统的小数锁相环中的delta-sigma调制器存在小数杂散，并且常用的解决办法之一是在寄存器里设置初值，这样子会导致增加硬件复杂度，另一种则是在输入添加随机数以及引入近端噪声，只起到噪声整形的作用，而不能在不增加硬件复杂度的前提下滤除小数杂散，因此，本发明提出一种基于小数锁相环频率综合器的新型调制器用以解决现有技术中存在的问题。

发明内容

针对上述问题，本发明的目的在于提出一种基于小数锁相环频率综合器的新型调制器，该基于小数锁相环频率综合器的新型调制器调制器将每一级的两种输出信号相加的结果作为作为积分器的输入，并返回到寄存器作为输入端，改进了传统的DSM的结构，在不增加硬件复杂度的前提下滤除了小数杂散，避免了传统DSM采用减小小数杂散的方式比较耗费硬件资源的问题，灵活性较高，实用性较强。

为了实现本发明的目的，本发明通过以下技术方案实现：一种基于小数锁相环频率综合器的新型调制器，所述调制器采用三级级联结构，所述三级级联机构包括第一级结构、第二级结构和第三级结构且三级的结构一致，所述第一级结构包括输入信号X(z)、寄存器∑、输出信号Y(z)、输出信号Q(z)和积分器Z^-1，所述输入信号X(z)为寄存器∑的输入信号，所述输出信号Y(z)和输出信号Q(z)为寄存器∑的输出信号，所述积分器Z^-1将输出信号Y(z)和输出信号Q(z)相加的结果作为其输入信号并返回至寄存器∑的输入端。

进一步改进在于：所述输入信号X(z)为一个十三位信号，寄存器∑为一个十三位的寄存器。

进一步改进在于：所述第一级结构、第二级结构和第三级结构均设立有一个防止十三位信号加法溢位的十四位信号，所述寄存器∑在输入信号前复位清零。

进一步改进在于：所述输出信号Y(z)取自十四位信号的最高位，所述输出信号Q(z)等于十四位信号的零至十二位。

进一步改进在于：所述十四位信号的值恒等于输入信号X(z)加上寄存器∑的值。

进一步改进在于：所述第二级结构和第三级结构分别将上一级结构的输出信号Q(z)作为其输入信号X(z)。

进一步改进在于：所述第一级结构、第二级结构和第三级结构的的输出信号Y(z)均经过误差消除模块并进行二进制输出。

本发明的有益效果为：本发明将每一级的两种输出信号相加的结果作为作为积分器的输入，并返回到寄存器作为输入端，改进了传统的DSM的结构，在不增加硬件复杂度的前提下滤除了小数杂散，避免了传统DSM采用减小小数杂散的方式比较耗费硬件资源的问题，灵活性较高，实用性较强。

附图说明