[发明专利]电路仿真方法及设备

说明书

本申请实施例提供了一种电路仿真方法及设备，方法包括：确定电路原理图的顶层结构与最小电路单元层；确定最小电路单元层中的各个目标电路单元在电路版图布局中的面积与相对分布位置；基于上述顶层结构、各个目标电路单元，各个目标电路单元在电路版图布局中的面积与相对分布位置，生成第一电路结构；在第一电路结构中添加寄生效应电路，生成电路原理图对应的目标电路结构，并基于目标电路结构进行仿真。本申请中，利用上述目标电路结构可以更加准确的模拟出各目标电路单元之间的寄生效应，从而可以有效提升电路的版图前仿真精度。

技术领域

本申请实施例涉及集成电路技术领域，尤其涉及一种电路仿真方法及设备。

背景技术

电路版图在设计之前需要先根据现有的电路原理图，进行版图前仿真，以确定电路原理图设计是否符合标准。

随着集成电路工艺节点的不断缩小，电路设计中的寄生效应除了对集成电路的信号完整性、可靠性造成影响外，还会对信号时序、噪音、功耗等也造成一定的影响。传统的版图前仿真阶段，由于没有考虑后期金属布线寄生元件的影响，或者所加入的寄生效应表征模型不够准确，导致版图前仿真阶段的结果与实际芯片的量测数据差异较大，从而影响电路的版图前仿真精度。

发明内容

本申请实施例提供一种电路仿真方法及设备，可以提升电路的版图前仿真精度。

第一方面，本申请实施例提供了一种电路仿真方法，该方法包括：

确定电路原理图的顶层结构与最小电路单元层；其中，所述最小电路单元层中至少包括一个目标电路单元；

确定所述最小电路单元层中的各个目标电路单元在电路版图布局中的面积，以及确定所述各个目标电路单元在电路版图布局中的相对分布位置；

基于所述顶层结构、所述各个目标电路单元，以及所述各个目标电路单元在所述电路版图布局中的面积与相对分布位置，生成第一电路结构；

在所述第一电路结构中添加寄生效应电路，生成所述电路原理图对应的目标电路结构，并基于所述目标电路结构进行仿真。

在一种可行的实施方式中，所述确定所述最小电路单元层中的各个目标电路单元在电路版图布局中的面积，包括：

遍历所述各个目标电路单元，并确定遍历到的各个目标电路单元是否属于标准电路单元；

若当前遍历到的目标电路单元属于标准电路单元，则根据标准电路单元库中所述目标电路单元对应的版图大小，确定当前遍历到的目标电路单元的面积；

若当前遍历到的目标电路单元不属于标准电路单元，则根据当前遍历到的目标电路单元所采用的标准元器件，确定当前遍历到的目标电路单元的面积。

在一种可行的实施方式中，所述根据当前遍历到的目标电路单元所采用的标准元器件，确定当前遍历到的目标电路单元的面积，包括：

确定当前遍历到的目标电路单元所采用的各个标准元器件的版图面积；

将所述各个标准元器件的版图面积之和确定为当前遍历到的目标电路单元的面积。

在一种可行的实施方式中，所述确定所述各个目标电路单元在电路版图布局中的相对分布位置，包括：

获取所述电路原理图对应的位置分布规则；

根据所述位置分布规则，确定所述各个目标电路单元在所述电路版图布局中的相对分布位置。

在一种可行的实施方式中，所述基于所述顶层结构、所述各个目标电路单元，以及所述各个目标电路单元在所述电路版图布局中的面积与相对分布位置，生成第一电路结构，包括：