[发明专利]半导体器件的制备方法和半导体器件

说明书

该发明公开了一种半导体器件的制备方法和半导体器件，所述制备方法包括：提供衬底；于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同；于所述堆叠结构内形成贯穿所述堆叠结构的电容孔；于所述电容孔内形成覆盖其内壁表面的第一导电层；去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层。根据本发明实施例的半导体器件的制备方法，能够提高产品良率。

技术领域

本发明涉及半导体领域，具体涉及一种半导体器件的制备方法和半导体器件。

背景技术

现有的半导体器件尤其是在制备动态随机存取存储器中的电容的制备过程中，由于电容孔是具有高深宽比的孔，在形成的过程中，容易出现各种缺陷，从而降低产品良率。

发明内容

本发明的目的在于提供一种半导体器件的制备方法，能够避免由于刺穿缺陷而导致半导体器件失效，提高产品良率。

根据本发明实施例的半导体器件的制备方法，包括：提供衬底；于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同，所述第一牺牲层与所述第二牺牲层的选择比为：1:10-100:1；

于所述堆叠结构内形成贯穿所述堆叠结构的电容孔，同时形成聚合物层，所述聚合物层为形成于所述第三支撑层、第二牺牲层、所述第二支撑层和所述第一牺牲层的侧壁的固态副产物；于所述电容孔内形成覆盖其内壁表面的第一导电层，所述第一导电层位于所述第一牺牲层侧壁部分形成有穿孔，所述聚合物层覆盖所述穿孔且所述聚合物层形成在所述第一牺牲层的部分向下超出所述穿孔；

去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层时去除所述聚合物层；沿暴露所述第一牺牲层的开口和所述穿孔刻蚀所述第一牺牲层以去除所述第一牺牲层；于所述第一支撑层、所述第二支撑层和所述第一导电层的表面形成介电层；于所述介电层表面形成第二导电层。

根据本发明的一些实施例，所述第一牺牲层为掺硼的氧化硅层，所述第二牺牲层为硬碳层和聚酰亚胺层中的至少一种。

根据本发明的一些实施例，在采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层的步骤中，采用干法刻蚀去除所述第二牺牲层。

根据本发明的一些实施例，采用氮气、氢气或两种气体的混合的等离子体的灰化工艺去除所述第二牺牲层。

根据本发明的一些实施例，在于所述堆叠结构内形成贯穿所述堆叠结构的电容孔步骤中包括：于所述堆叠结构表面形成掩膜图案；通过使用所述掩膜图案为掩膜刻蚀所述堆叠结构以形成所述电容孔。

根据本发明的一些实施例，在于所述堆叠结构表面形成掩膜图案的步骤中包括：于所述第三支撑层表面形成第一掩膜层；于所述第一掩膜层表面形成第二掩膜层；形成贯穿所述第一掩膜层和所述第二掩膜层的通孔，所述通孔与形成所述电容孔的位置对应；去除所述第一掩膜层且保留所述第二掩膜层以形成所述掩膜图案。

根据本发明的一些实施例，所述第一掩膜层为正硅酸乙酯层，所述第二掩膜层为多晶硅层。

根据本发明的一些实施例，所述第一支撑层、所述第二支撑层和所述第三支撑层为氮化硅层。

根据本发明的一些实施例，在去除所述第一牺牲层的步骤中，采用湿法刻蚀去除所述第一牺牲层。

本发明还提出了一种半导体器件。

根据本发明实施例的半导体器件，所述半导体器件由上述任一实施例的半导体器件的制备方法形成。