[发明专利]低密度奇偶校验LDPC译码器、译码方法及相关设备

说明书

本申请实施例提供一种LDPC译码器、译码方法及相关设备，译码器包括光芯片和电芯片，电芯片用于接收信道传送过来的比特序列，根据比特序列确定第一概率信息，并通过电信号将第一概率信息传输至光芯片；光芯片用于将第一概率信息后进行乘法运算，得到第一相乘结果；电芯片还用于根据第一相乘结果对校验节点进行更新得到第二概率信息，并通过电信号将第二概率信息传输至光芯片；光芯片还用于将第二概率信息后进行乘法运算，得到第二相乘结果；电芯片还用于根据第二相乘结果对变量节点进行更新得到第三概率信息；根据第三概率信息确定比特序列的译码值。通本申请实施例，能够在译码过程中提高译码速率，减少功耗。

技术领域

本申请涉及信息处理领域，尤其涉及一种LDPC译码器、译码方法及相关设备。

背景技术

随着通信技术的发展，通信系统向着大容量、高效性以及大吞吐率发展。但是，信息在传输过程中可能受到信道的噪声干扰，降低信息的可靠性。而高效性和可靠性是两个矛盾的属性，比如说：若要实现信息传输的高效性，则在单位时间内所花费的时间需要变短。因此信息的能量可能减少，那么该信息在传输过程中的抗干扰能力变差，容易产生错误，导致可靠性降低。

信道编码可以保证信息传输的可靠性，作为目前提出的性能最逼近香农极限的信道编码方法，低密度奇偶校验(Low Density Parity Check，LDPC)码正在发挥着重要作用。LDPC码是由Gallager提出的一种具有稀疏校验矩阵的线性分组码，即校验矩阵中只有数量很少的元素是“1”，大部分元素是“0”。利用校验矩阵的稀疏性，使得译码复杂度只与码长成线性关系，在码长较长的情况下译码过程不会过于复杂。LDPC译码算法种类很多，因为置信度传播(Belief Propagation，BP)算法的性能可以接近香农极限，通常可以使用BP算法来译码。

但是，LDPC译码的BP算法中包含大量乘法运算，当前应用于LDPC译码的BP算法的芯片主要有图形处理单元(Graphical Processing Units，GPUs)，可编程逻辑门阵列(Field Programmable Gate Arrays，FPGAs)，专用集成电路(Application-specificintegrated circuits，ASICs)三大类，均基于传统的电芯片技术。而随着摩尔定律发展减缓，传统电芯片技术面临着功耗大.速度慢等问题，可能导致译码可靠性降低。

发明内容

本申请实施例公开了一种低密度奇偶校验LDPC译码器、译码方法及相关设备，能够在译码过程中提高译码速率，减少功耗。

本申请实施例第一方面提供一种低密度奇偶校验LDPC译码器，该译码器包括光芯片和电芯片，光芯片和电芯片相连，其中，电芯片，用于：接收信道传送的比特序列，比特序列是根据低密度奇偶校验LDPC码编码的；根据比特序列确定第一概率信息，并通过电信号将第一概率信息传输至光芯片；光芯片，用于：将电信号的第一概率信息转化为光信号的第一概率信息；对光信号的第一概率信息进行乘法运算，得到第一相乘结果；电芯片，还用于根据第一相乘结果对校验节点进行更新得到第二概率信息，并通过电信号将第二概率信息传输至光芯片；光芯片，还用于：将电信号的第二概率信息转化为光信号的第二概率信息；对光信号的第二概率信息进行乘法运算，得到第二相乘结果；电芯片，还用于：根据第二相乘结果对变量节点进行更新得到第三概率信息；根据第三概率信息确定比特序列的译码值。

可以看出，由于在LDPC译码过程中(比如对校验节点进行更新的过程，以及对变量节点进行更新的过程)可能出现大量的乘法运算(可以是连乘运算)。在本申请实施例中光芯片处理译码过程中的乘法运算，而电芯片通过电信号向光芯片传输信息来控制光芯片，使得光芯片可以得到对应的相乘结果。光芯片再将运算得到的相乘结果转化为电信号传输至电芯片，由电芯片来完成译码过程中除去乘法运算外的其他运算。由于光芯片进行乘法运算所需的时钟周期短、速度快，因此通过光芯片和电芯片之间的交互来完成LDPC译码，可以提高译码效率，降低功耗。