[发明专利]延迟电路和使用其的延迟锁相环电路

说明书

本申请涉及延迟电路和使用其的延迟锁相环电路。一种延迟电路包括粗延迟电路、头部电路和相位混合电路。粗延迟电路被配置成使参考时钟信号延迟以生成第一时钟信号和第二时钟信号并且使第一时钟信号和第二时钟信号的每个相位以双倍单位相位改变。头部电路被配置成接收第一时钟信号和第二时钟信号并且生成第一相位时钟信号和第二相位时钟信号，第一相位时钟信号和第二相位时钟信号之间的相位差对应于单位相位的一半。相位混合电路被配置成将第一相位时钟信号和第二相位时钟信号的相位混合以生成输出时钟信号。

相关申请的交叉引用

本申请要求于2020年10月19日提交韩国知识产权局的韩国申请第10-2020-0134983号的优先权，其整体内容通过引用合并于此。

技术区域

各实施方式总体上涉及集成电路技术，更具体地，涉及用于使信号延迟的延迟电路和使用其的延迟锁相环电路。

背景技术

电子器件包括许多电子元件，计算机系统包括许多均由半导体构成的半导体装置。构成计算机系统的半导体装置可以通过传送和接收时钟信号和数据彼此通信。半导体装置可以对系统时钟信号进行缓冲或分频以生成具有各种相位的内部时钟信号。由于半导体装置通过各种内部电路生成内部时钟信号，因此可能出现异步延迟。因此，内部时钟信号和系统时钟信号之间可能出现相位差异。一般来说，半导体装置可以包括延迟锁相环电路以便补偿异步延迟并且生成相位与系统时钟信号同步的内部时钟信号。

发明内容

在一实施方式中，一种延迟电路可以包括粗延迟电路、头部电路(headercircuit)和相位混合电路。粗延迟电路可被配置成使参考时钟信号延迟以生成第一时钟信号和第二时钟信号以及被配置成使第一时钟信号和第二时钟信号的每个相位以双倍单位相位改变。头部电路可被配置成接收第一时钟信号和第二时钟信号以及被配置成生成第一相位时钟信号和第二相位时钟信号，第一相位时钟信号和第二相位时钟信号之间的相位差对应于单位相位的一半。相位混合电路可被配置成混合第一相位时钟信号和第二相位时钟信号的相位以生成输出时钟信号。

在一实施方式中，一种延迟锁相环电路可以包括粗延迟电路、细延迟电路、延迟模型电路、相位检测器和延迟控制电路。粗延迟电路可被配置成使参考时钟信号延迟以生成第一时钟信号和第二时钟信号，第二时钟信号的相位与第一时钟信号的相位互补，并且可被配置成基于粗控制信号而使第一时钟信号和第二时钟信号的每个相位以双倍单位相位改变。细延迟电路可被配置成从第一相位时钟信号和第二相位时钟信号生成第一相位时钟信号和第二相位时钟信号，第一相位时钟信号和第二相位时钟信号之间的相位差对应于单位相位的一半，并且可被配置成基于细控制信号而混合第一相位时钟信号和第二相位时钟信号的相位以生成输出时钟信号。延迟模型电路可被配置成使输出时钟信号延迟建模延迟时间以生成反馈时钟信号。相位检测器可被配置成检测参考时钟信号和反馈时钟信号的相位以生成相位检测信号。延迟控制电路可被配置成基于相位检测信号生成粗控制信号和细控制信号。

附图说明

图1是示出根据一实施方式的半导体装置的配置的示图。

图2是示出根据一实施方式的延迟电路的配置的示图。

图3是示出图2中所示的粗延迟线的配置的示图。

图4是示出图2中所示的延迟头部的配置的示图。

图5是示出图2中所示的相位混合器的配置的示图。

图6是示出根据一实施方式的延迟锁相环电路和延迟电路的操作的示图。

图7是示出根据一实施方式的时钟生成电路的配置的示图。

具体实施方式