[发明专利]氮化镓基高电子迁移率晶体管外延片的制备方法

说明书

本公开提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法，属于半导体技术领域。制备方法包括：提供一衬底；在衬底上生长成核层，在生长成核层的过程中，对成核层进行第一次高温腐蚀处理；在成核层上生长高阻缓冲层，在生长高阻缓冲层的过程中，依次对高阻缓冲层进行第二次高温腐蚀处理和离子束轰击处理；在高阻缓冲层上依次生长沟道层和AlGaN势垒层。采用该制备方法可以有效避免外延层内晶格失配产生的应力和缺陷延伸，提高最终形成的外延层的晶体质量，并提高电子迁移率晶体管的电子迁移率。

技术领域

本公开涉及半导体技术领域，特别涉及一种氮化镓基高电子迁移率晶体管外延片的制备方法。

背景技术

HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是FET(FieldEffect Transistor，场效应晶体管)的一种，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道。GaN(氮化镓)基材料具有宽带隙、高电子迁移率、耐高压、抗辐射、易形成异质结构、自发极化效应大等特性，适合制备HEMT等半导体器件。

相关技术中，GaN基HEMT包括外延层以及分别设置在外延层上的源极、漏极、栅极，源极和漏极与外延层之间形成欧姆接触，栅极与外延层之间形成肖特基接触。外延层包括衬底以及依次层叠在衬底上的沟道层、势垒层，沟道层和势垒层的异质结界面处形成高浓度、高迁移率的二维电子气。

衬底的材料采用蓝宝石或者碳化硅，沟道层的材料采用GaN，衬底和沟道层之间存在较大的晶格失配，晶格失配产生的应力和缺陷在外延层内延伸和积累，导致外延层的晶体质量较差，影响载流子的迁移率。

发明内容

本公开实施例提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法，可以有效避免外延层内晶格失配产生的应力和缺陷延伸，提高最终形成的外延层的晶体质量，并提高电子迁移率晶体管的电子迁移率。所述技术方案如下：

本公开实施例提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上生长成核层，在生长所述成核层的过程中，对所述成核层进行第一次高温腐蚀处理；

在所述成核层上生长高阻缓冲层，在生长所述高阻缓冲层的过程中，依次对所述高阻缓冲层进行第二次高温腐蚀处理和离子束轰击处理；

在所述高阻缓冲层上依次生长沟道层和AlGaN势垒层。

可选地，所述在生长所述成核层的过程中，对所述成核层进行第一次高温腐蚀处理，包括：

生长第一成核层；

将所述第一成核层在热碱溶液中浸泡第一设定时间；

将浸泡后的所述第一成核层进行去离子水甩干烘干；

在所述第一成核层上生长第二成核层。

可选地，所述生长所述第一成核层包括：

控制反应室温度为600～950℃，压力为100～300mbar，生长所述第一成核层，所述第一成核层的厚度为所述成核层总厚度的1/3～1/2。

可选地，所述将所述第一成核层在热碱溶液中浸泡第一设定时间，包括：

将所述第一成核层在KOH或NaOH的浓度为20％～50％，温度为30～60℃的热碱溶液中浸泡15～35min。

可选地，所述将浸泡后的所述第一成核层进行去离子水甩干烘干，包括：

将浸泡后的所述第一成核层放入烘箱，在50～150℃，真空度-500～-720pa的条件下烘干20-60min。