[发明专利]一种面板画素排列结构及其驱动方法

权利要求书

1.一种面板画素排列结构，其特征在于，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；

每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；

一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；

每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。

2.根据权利要求1所述面板画素排列结构，其特征在于，一个所述像素单元中从左至右依次排列的第一条数据走线单独连接一条源极走线。

3.根据权利要求1所述面板画素排列结构，其特征在于，一个所述子像素对包括一个子像素，所述像素单元中的所有子像素以R、G和B的方式依次阵列排布。

4.根据权利要求1所述面板画素排列结构，其特征在于，一个所述像素对中的一个子像素分别对应连接一条数据走线和栅极走线。

5.根据权利要求1所述面板画素排列结构，其特征在于，所述TFT开关的输出端与数据走线连接。

6.一种面板画素排列结构的驱动方法，应用于权利要求1-5任意一项所述的面板画素排列结构中，其特征在于，包括以下步骤：

步骤S1、在一个像素单元中，控制两条栅极走线中的一条栅极走线开启；

步骤S2、在一条栅极走线开启期间，依次控制第一Demux走线、第二Demux走线和第三Demux走线开启；在第一Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的像素对中；在第二Demux走线开启期间，控制源极走线将信号传输一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的像素对中；在第三Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的像素对中；

步骤S3、控制两条栅极走线中的另一条栅极走线开启；

步骤S4、在另一条栅极走线开启期间，依次控制第一Demux走线、第二Demux走线和第三Demux走线开启；在第一Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的像素对中；在第二Demux走线开启期间，控制源极走线将信号传输一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的像素对中；在第三Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的像素对中；

步骤S5、循环步骤S1-S4，驱动每个像素单元。