[发明专利]数据传输电路、方法及存储装置

说明书

本申请涉及一种数据传输电路、方法及存储装置，所述数据传输电路包括串并转换模块、比较模块、数据转换模块及写电路模块，串并转换模块用于分批接收多个外部数据，并根据所述外部数据输出初始并行数据；比较模块用于将接收的初始并行数据和全局数据进行比较，以输出初始并行数据与全局数据不相同的位数是否超过预设阈值的比较结果；数据转换模块用于在比较结果超过预设阈值的情况下，将初始并行数据取反后传输至数据总线，并在比较结果未超过预设阈值的情况下，将初始并行数据传输至数据总线；写电路模块用于将数据总线的数据传输至全局数据总线。本申请通过减少数据总线上数据翻转的次数，减少了数据总线上数据传输过程中的耗电量。

技术领域

本申请涉及半导体存储技术领域，特别是涉及一种数据传输电路、方法及存储装置。

背景技术

随着半导体技术的快速发展，半导体存储装置的存储单元阵列中存储单元的密度及数量不断增加，以满足市场对半导体存储装置的存储能力的需求。为了提高半导体存储装置写入数据或读取数据的速度及效率，一般采用分批向半导体存储装置中写入数据或读出数据。

一方面，存储单元阵列中存储单元的密度及数量的增加导致数据焊盘与存储阵列区之间数据传输路径的长度增加；另一方面，批量化写入数据或读取数据要求数据焊盘与存储阵列区之间数据传输通道的数据传输带宽增加。导致数据焊盘与存储阵列区之间数据传输路径的耗电量显著增加。

如果能够在保证存储单元阵列中存储单元的密度及数量不减少，且批量化读取数据或写入数据的效率不降低的情况下，减少数据焊盘与存储阵列区之间数据传输路径的耗电量，将有效地提高半导体存储装置的节能性能。

发明内容

基于此，有必要针对上述背景技术中的技术问题，提供一种数据传输电路、方法及存储装置，能够在保证存储单元阵列中存储单元的密度及数量不减少，且批量化读取数据或写入数据的效率不降低的情况下，减少数据焊盘与存储阵列区之间数据传输路径的耗电量，有效地提高半导体存储装置的节能性能。

为实现上述目的及其他目的，本申请的第一方面提供了一种数据传输电路，包括串并转换模块、比较模块、数据转换模块及写电路模块，所述串并转换模块用于分批接收多个外部数据，并根据所述外部数据输出初始并行数据，所述初始并行数据的预设位宽为所述多个外部数据的位宽之和；所述比较模块用于接收全局数据线上的全局数据和所述初始并行数据，并将所述初始并行数据和所述全局数据进行比较，以输出所述初始并行数据与所述全局数据不相同的位数是否超过预设阈值的比较结果，其中，所述初始并行数据与所述全局数据具有相同的预设位宽；所述数据转换模块与所述串并转换模块、所述比较模块及数据总线均电连接，用于在所述比较结果超过预设阈值的情况下，将所述初始并行数据取反后传输至所述数据总线；并在所述比较结果未超过所述预设阈值的情况下，将所述初始并行数据传输至所述数据总线；所述写电路模块用于将所述数据总线的数据传输至全局数据总线；其中，所述串并转换模块与所述数据转换模块之间的数据传输路径长度小于所述数据转换模块与所述写电路模块之间的数据传输路径长度。